基于FPGA的高性能硬件EtherCAT主站研究

随着技术的不断进步,高端应用场合对EtherCAT主站的性能提出了越来越高的要求。传统的软件EtherCAT主站使用Windows或Linux操作系统实现,主站的性能和稳定性完全依赖操作系统的实时性,且主站的抖动一般为微秒级别,不能满足高端应用的需求;同时,传统的时钟同步算法以第一从站的时钟作为系统时钟,具有一定的局限性。对此,文章首先对目前EtherCAT主站研究的现状进行阐述;然后提出了一种基于FPGA的硬件EtherCAT主站方案以及一种基于FPGA主站时钟的DC同步算法,并对硬件EtherCAT主站实现的方法进行了描述;最后采用6台通用伺服驱动器作为从站设备,对主站系统进行了实验验证。实验结果表明,所设计的主站通信数据帧抖动仅为5 ns,且搭配本文所述的时钟同步算法,各从站间同步信号SYNC0中断实时同步,能满足各高端应用场景的需求;同时由于FPGA代码的可移植性,该主站可灵活应用于不同的硬件平台,具有很强的工程指导意义。     

基于FPGA的EtherCAT总线I/O模块设计

EtherCAT是基于以太网技术的一种工业现场总线,具有实时性好、可靠性高、方便管理等优点。为了解决EtherCAT从站国产化问题,提出使用FPGA实现EtherCAT从站功能。在数据帧处理环节改进传统“接收-缓存-处理-转发”的串行处理流程,提出接收、处理、转发交叉同步进行的并行处理流程,使用Verilog HDL语言编写程序,通过仿真和上板运行,实现了EtherCAT总线一主一从的I/O通信功能,经实测满足EtherCAT实时性要求。     

AIS系统协议栈的研究与实现

根据通用船载自动识别系统(AIS)的协议栈,给出了一种基于链路层、网络层和传输层的嵌入式系统AIS系统平台设计,详细研究了其基于ARM FPGA的硬件设计和基于μC/OS-II操作系统的软件设计。     

AIS系统协议栈的研究与实现

根据通用船载自动识别系统(AIS)的协议栈,给出了一种基于链路层、网络层和传输层的嵌入式系统AIS系统平台设计,详细研究了其基于ARM+FPGA的硬件设计和基于μC/OS-Ⅱ操作系统的软件设计.     

基于FPGA的万兆以太网UDP_IP硬件协议栈设计与实现

针对传统基于软件的协议栈无法满足高速数据传输处理需求的问题,提出了一种基于硬件加速的UDP协议栈设计方案,该方案基于硬件高效并行的特点,实现了UDP/IP协议栈,满足了万兆以太网数据高带宽传输的需求通过实际测试表明,该设计最高可以达到9.32 Gbps传输速率,满足10 Gbps带宽下线速处理的需求,与传统软件实现相比,处理能力更接近理论极限。     

基于FPGA的EtherCAT从站节点开发

随着实时工业以太网技术在工业自动化领域的发展和应用,德国倍福公司推出的EtherCAT技术尤其备受瞩目.EtherCAT技术的核心在于EtherCAT通信机制、EtherCAT主站和EtherCAT从站节点.EtherCAT从站节点通常是采用EtherCAT从站控制芯片和从站控制微处理器来设计实现的,对此提出了一种使用FPGA技术开发实现EtherCAT从站节点功能的方法,并验证了方法的可行性.     

基于FPGA的RGMII与MII协议转换器的实现

为提高嵌入式系统在网络应用的灵活性,降低接口实现和维护成本,通过分析研究MII和RGMII以及以太网IEEE802.3推荐标准,结合FPGA强大的数据处理能力和可重配置能力,设计实现了RGMII与MII接口协议转换器。仿真实验结果表明,该接口转换功能实现正常,工作稳定,有效解决了传统嵌入式系统接口灵活性差和维护成本高的问题,并为其他信号接口系统的设计实现提供了有益的参考。     

基于EtherCAT的ROV控制系统的设计与实现

为了简化遥控潜水器(ROV)控制系统框架,使得控制信号和水下视频信号能通过同一网络进行实时传输,文章基于EtherCAT协议搭建了一套ROV控制系统,并将水下控制系统进行模块化处理;通过TwinCAT软件作为控制系统的主站,基于Visual Basic设计了可视化界面,并通过先进设计系统通信与TwinCAT进行数据交换...     

基于FPGA的SoC/IP 验证平台的设计与应用

采用Altera公司CycloneII系列的FPGA设计了一个基于片上总线的SoC原型验证平台,并将VxWorks嵌入式操作系统应用于此平台,通过软硬件协同验证方法,验证了平台的可靠性。该平台在CF卡及通用智能卡SoC芯片验证中得以应用。     

基于EtherCAT总线的分布式测控系统设计

介绍一种EtherCAT实时工业以太网现场总线技术,研究EtherCAT工作原理,通信协议及主、从站实现方法;针对一般工业现场测控需求,利用EtherCAT总线技术,设计基于工控机的主站管理软件和基于FPGA的嵌入式从站软硬件;应用结果表明,该分布式测控系统运行稳定可靠,数据丢失率低,实时性好。     

基于EtherCAT的工业机器人控制器设计

针对控制器系统在开放性和实时性等方面存在的不足,设计一种利用EtherCAT协议进行通信的工业机器人控制系统体系结构。为使系统具有更高的可靠性和实时性,利用嵌入式微处理器ARM作为硬件核心,在μC/OS-II的基础上采用组件式分层结构设计软件架构,以提高可重用性。实验结果证明,该控制器系统实时性强,且便于扩展。     

基于EtherCAT的并联六自由度平台设计

在设计六自由度运动平台时,运动精度是重要的评价指标,为了能够降低位姿跟踪误差并提高各轴的协同控制,在对平台进行位姿正反解的基础上,设计了一套基于EtherCAT总线的六自由度运动平台,通过EtherCAT网络进行数据帧的快速传输;系统硬件由工控机、EtherCAT网络、伺服电机、Stewart型平台构成,系统软件则采用VC++进行上位机界面的开发,由TwinCAT进行下位机控制程序的开发,通过电子凸轮实现平台各轴的同步控制,其中上下位机通过ADS进行通讯;由实验结果可知,六自由度平台平移跟踪误差小于0.04 mm,转动跟踪误差小于0.01°,静态定位精度优于0.1%,达到预定的控制要求;基于EtherCAT的六自由度平台具有良好的同步性能和位姿精度,也表明EtherCAT在多轴同步伺服控制上具有较好的响应速度和控制精度。     

基于FPGA的指纹识别系统的设计与实现

为了提高指纹识别系统的实时性和处理速度,设计和实现了一种基于FPGA的嵌入式指纹识别系统。该系统采用处理器结合自定义硬件逻辑的方法,以下载到FPGA的MICOBLAZE嵌入式软核为系统控制模块,运用FPGA路基单元实现指纹图像的处理。在设计中,指纹图像处理的算法通过SG(System Generator)软件设计,采用Matlab语言和Verilog语音混合编写的方式实现专用的处理模块,较大地提高了系统的处理速度。     

EtherCAT从站的设计与实现

EtherCAT是IEC61158现场总线标准之一,广泛应用于对稳定性、高速度、高精度等方面要求严格的运动控制领域。文中提出一种使用德国Hilscher公司推出的EtherCAT从站模块ComX-CA-RE和瑞萨M16单片机开发EtherCAT从站的实现方案,采用模块化开发方式,能够有效地改善设备开发的质量、加快了开发速度,为开发EtherCAT标准设备提供了一种便捷的途径。文章对系统设计方案进行了分析,讲述了系统的软硬件设计,并通过实验对设备进行测试,实验证明设备运行正常。     

基于PCIe总线接口的EtherCAT从站网卡设计

在基于EtherCAT总线的集散式数据采集系统中,针对测量仪器的高速实时采集需求,设计了一款基于PCIe接口的EtherCAT从站网卡;该网卡将不含网络接口的工控机直接接入EtherCAT网络,从而为浪高、流速、浮体六自由度等物理量的高速实时采集提供了一种简便灵活的实现途径;文中首先介绍了从站网卡的总体结构,接着从硬件和软件两部分详细给出了从站网卡的设计思路,最后通过实验验证了所提方案的有效性;试验结果表明,该从站网卡完全满足对数据传输的实时性、同步性、速度和准确性的要求。     

基于DSP的UDP协议栈的设计与实现

针对高端定点数字信号处理器(DSP)芯片TMS320C6455的以太网外设EMAC模块,借鉴socket编程思想,设计一种用户数据报协议(UDP)协议栈。通过裁减socket编程机制中的冗余,实现数据在以太网中的高效传输,并提供类似socket的接口函数。测试结果表明,该协议栈占用资源少、效率高、代码优化方便。     

一种基于FPGA的SoC设计

随着集成电路IC的快速发展,SoC整合了多种器件,已成为超大规模集成电路的发展趋势和新世纪集成电路的主流。由于其电路具有高复杂性,为了满足缩短开发周期和降低成本的要求,SoC的设计实现必须采用基于IP的设计方法。IP核的开发是SoC这种设计方法的关键和基础。该文主要以现在广为使用、功能强大的32位单片机为模型,介绍IP核的设计方法和流程,采用Verilog硬件描述语言,并用FPGA实现。     

在FPGA中实现嵌入式TCP/IP通信协议栈

研究了嵌入式TCP/IP通信协议栈在Xilinx FPGA上的实现,介绍了其软硬件的系统组成和原理,提出一种实时操作系统上TCP/IP协议栈的高效工作模式,并在Virtex-5FPGA上移植成功。通过建立测试平台进行数据传输测试,证明其具有稳定、高效的通信性能,为嵌入式设备开发提供了新的思路。     

一种基于FPGA的SoC设计

随着集成电路IC的快速发展,SoC整合了多种器件,已成为超大规模集成电路的发展趋势和新世纪集成电路的主流。由于其电路具有高复杂性,为了满足缩短开发周期和降低成本的要求,SoC的设计实现必须采用基于IP的设计方法。IP核的开发是SoC这种设计方法的关键和基础。该文主要以现在广为使用、功能强大的32位单片机为模型,介绍IP核的设计方法和流程,采用Verilog硬件描述语言,并用FPGA实现。