IEEE1588协议在合并单元中的应用与实现

数字化变电站尤其是过程层设备对同步精度要求越来越高,文中提出应用对时精度达到亚微秒级的IEEE1588协议,实现合并单元的同步功能向12路电子式电压电流互感器发送同步采样命令,为实现IEC61850T5等级的对时精度提供了很好的技术支持。简要阐述了IEEE1588时钟同步系统的工作原理和时间戳标记的具体设计方法,给出了运用ARM系列STM32F107在过程层合并单元实现IEEE1588协议的过程,并对该方案进行了性能测试,验证了运用STM32F107能够实现IEEE1588网络协议的高精度对时,满足变电站过程层对时钟同步精度的需求。     

数字化变电站过程层采样值时间同步性分析及应用

提出由合并单元(MU)发出统一的采样同步脉冲至同一间隔中的电子式电流/电压互感器.在电子式电流/电压互感器信号处理系统中对本地时钟信号进行分频或倍频处理后与采样同步信号锁相.发送A/D采样时序.确保同一间隔中所有电子式电流/电压互感器采样值时间同步.设计了基于IEEE1588的多基准源时间同步方案.并对站与站之间、站内终端设备之间、电子式电流/电压互感器中A/D采样信号同步特性以及网络交流流量对时间同步的影响等进行了测试和评估:要求在变电站内配置时间综合测量仪,对同步性能在线监测.     

基于ARM的电子式互感器合并单元的设计

遵循国际电工委员会标准IEC61850-9-1和IEC60044-8的合并单元(Merging Unit)是电子式电流/电压互感器的重要组成部分.合并单元包括三个功能模块:同步功能模块、接收和处理多通道信号模块、通讯功能模块.本文通过对合并单元功能的简要分析,提出了一种基于ARM微控制器的合并单元实现新方法.该设计基于ARM嵌入式硬件平台,采用μC/OS-Ⅱ为实时操作系统,利用以太网控制器CS8900实现网络接口数据的传输.本文所介绍的合并单元的设计,符合IEC6185和IEC60044-8标准,可用于电子式互感器数字化的输出,具有工程实用价值.     

基于IEC 61850-9-2的合并单元研究

合并单元是一次电压/电流互感器设备与二次保护测控单元的关键接口,是变电站过程层数据数字化、共享化的核心单元.介绍了基于IEC 61850-9-2及UCAIug IEC61850-9-2LE的合并单元设计思路,讨论了合并单元的采样值组帧方法及其互操作问题,给出了合并单元的数据建模、时钟同步以及采样值传输的实现方法.对基于IEC61850-9-2LE的合并单元样机测试,实验数据表明该样机各项参数令人满意.     

一种基于FPGA&DSP合并单元的实现方案

合并单元是数字输出式电子式电流、电压互感器与二次保护、控制设备接口的必要环节.本文简要介绍了合并单元的基本功能,并给出了一种基于现场可编程门阵列(FPGA)和数字信号处理(DSP)技术的合并单元实现方案.该方案将合并单元分成4个功能模块,对每个模块功能及实现方法进行了详细阐述和具体分析.试验结果表明合并单元工作良好,该方案有较高的可靠性和较强的实用性.     

110kV高港变数字化改造

就目前数字化变电站改造实现形式的灵活和多变,介绍了在江苏电网中进行数字化改造的实现方案,并针对改造中遇到的采样信号传输、合并单元配置和采样值同步、数字化电压信号的并列与切换实现问题进行了详细阐述,给出了应用于变电站改造的解决方案.     

一种基于FPGA&DSP合并单元的实现方案

合并单元是数字输出式电子式电流、电压互感器与二次保护、控制设备接口的必要环节。本文简要介绍了合并单元的基本功能,并给出了一种基于现场可编程门阵列(FPGA)和数字信号处理(DSP)技术的合并单元实现方案。该方案将合并单元分成4个功能模块,对每个模块功能及实现方法进行了详细阐述和具体分析。试验结果表明合并单元工作良好,该方案有较高的可靠性和较强的实用性。     

一种遵循IEC 61850标准的合并单元同步的实现新方法

简要分析了电子式互感器和保护控制设备接口的相关国际标准，指出合并单元的设计是实现此接口的关键因素。就遵循IEC61850-9-1标准设计合并单元时所面临的同步问题，分析了需具体实现的功能，并提出了一种利用现场可编程逻辑门阵列器件解决的新方法。此方法在准确、可靠判断同步输入时钟脉冲上升沿后进行多路电流、电压同步采样，在同步输入时钟受到干扰或短时丢失时，可对其进行实时跟踪和判断，从而在输入时钟恢复正常后实现合并单元的快速同步。软件仿真和实验结果均证明了此方法的有效性。     

基于FPGA嵌入式处理器设计和实现合并单元的一种方法

电子式电流/电压互感器已成为变电站自动化系统中十分重要的组成部分。笔者提出了一种利用FPGA上的嵌入式处理器实现合并单元的方法,它利用了MicroBlaze处理器内核,并且使用知识产权内核(IP)来实现各功能模块,完成了合并单元同步、多路数据接收和处理以及以太网通讯等功能,满足了电子式互感器数字接口高速、实时、可靠的要求。实验结果表明,该设计基本满足IEC 60044和IEC 61850对合并单元的要求。     

一种遵循IEC 61850标准的合并单元同步的实现新方法

简要分析了电子式互感器和保护控制设备接口的相关国际标准,指出合并单元的设计是实档现此接口的关键因素.就遵循IEC 61850-9-1标准设计合并单元时所面临的同步问题,分析了需具体实现的功能,并提出了一种利用现场可编程逻辑门阵列器件解决的新方法.此方法在准确、可靠判断同步输入时钟脉冲上升沿后进行多路电流、电压同步采样,在同步输入时钟受到干扰或短时丢失时,可对其进行实时跟踪和判断,从而在输入时钟恢复正常后实现合并单元的快速同步.软件仿真和实验结果均证明了此方法的有效性.     

基于PI的合并单元同步校准实用技术

智能变电站合并单元的同步性直接关系到所采集的电气量实时数据的时间一致性。高效的合并单元同步校准系统保证了合并单元数据的一致性。研究了合并单元的同步源和同步误差产生的原因,讨论了常见的时钟同步方法。提出了基于移相法和频率微调法的合并单元校准系统,并引入比例积分调节器对合并单元校准系统进行了同步控制。实际测试结果表明:采用所提方法后,同步偏差的波动范围从原先的600 ns至900 ns区间下降到40 ns左右,证明了所提方法的有效性。     

IEEE 1588时钟同步系统应用分析与现场测试

介绍了数字化变电站IEEE1588同步对时系统的结构及特点,重点分析了不同模式情况下的实现机制与差别,提出了合并单元同步性能、主备时钟切换性能等项目的测试方法,通过实际工程测试得出了2个合并单元输出的采样值角差的变化以及主备时钟切换各环节延时等数据。最后结合测试中遇到的问题,提出了过程层网络主备时钟切换试验的重要性,并给出了对于合并单元的一些建议。     

基于合并单元装置的高精度时间同步技术方案

智能变电站的发展对合并单元的时间同步性能提出了更高的要求,研究如何实现高精度的对时和守时功能是智能变电站发展的现实需要。文中从授时源误差、晶振特性、守时算法、逻辑处理等主要因素出发,针对合并单元装置的对时及守时技术需求,探讨了高精度时间同步的设计与实现方法。在此基础上,提出一种具有工程意义的合并单元时间同步技术的实现方案。该方案以现场可编程门阵列(FPGA)为控制核心,在FPGA内部使用不同功能模块实现各个环节的逻辑设计,并通过CPU与FPGA的相互配合实现精确的时间同步及良好的守时性能。合并单元时间同步性的试验结果及其在智能变电站的实际应用表明,该技术满足了智能变电站内合并单元装置时间同步功能的要求。     

电子式互感器合并单元时间同步问题的解决方法

文章简要介绍了连接电子式互感器与二次保护、测量设备的合并单元及其主要功能,通过分析合并单元在实际应用过程中所存在的时间同步问题,阐述了相关国际标准对时间同步的具体要求。提出了一种基于复杂可编程逻辑器件(CPLD)技术解决合并单元时间同步的新方法。该方法利用CPLD硬件执行速度快、I/O端口多的特点,结合甚高速集成电路硬件标准语言(VHDL)编写的内部运行软件,能够快速、准确地实现合并单元的同步。通过软件仿真分析和现场试验,证明了此方法的可行性,具有很好的工程实用价值。     

基于IEC61850-9-2的电子式互感器合并单元的研制

介绍了一种电子式互感器合并单元,该合并单元采用FPGA+DSP的硬件架构。该合并单元利用FPGA的实时性能,保证接收互感器数据以及同步脉冲的实时性;利用DSP的数据计算能力,采用抛物线插值算法,同步各互感器的采样数据。合并单元输出采样数据包目前支持IEC60044-8、IEC 61850-9-1、IEC61850-9-2等标准。IEC60044-8标准的接口为串口,有通信方式落后,通信效率低等缺点;IEC 61850-9-1标准接口为以太网,合并单元与智能设备间采用点对点通信方式,其跨间隔通讯效率低;本合并单元采用IEC61850-9-2标准,采样数据包支持网络传输模式。     

基于高性能FPGA的合并单元设计与实现

介绍了在合并单元功能实现中FPGA高实时性、高精度、高可靠性的应用,重点介绍了采用FPGA实现合并单元点对点SV报文收发的方法,通过FPGA实现合并单元时间同步及守时的原理及方法。在点对点SV报文收发过程中,FPGA控制DM9000C,将接收到的SV报文放在FIFO中缓存,并通过内部定时器对接收的报文打时标,在SV报文接收的间隙,FPGA配合CPU精确地控制SV报文的发送时间,保证其离散性控制在100 ns以内。在对时状态下,通过FPGA解析B码和和1588对时信息,保持合并单元的时间同步,并采用跟随算法记录秒脉冲时间间隔。在丢失外部同步信号时,FPGA时间同步模块无缝切换到守时状态,并能在长时间内保证合并单元的守时精度。     

基于电压向量的数字化母线保护电流同步方法

采样数据同步是智能变电站继电保护的关键问题。当采样数据通过过程层网络传输时,保护装置依赖于时钟源同步。提出了一种基于电压向量的数字化母线保护电流同步方案,在原有同步方案失效并导致合并单元采样失步的情况下,通过电压向量的相位差对采样数据进行同步处理,仍可保证母线保护继续投入运行。分析了同步方案的原理,介绍了同步方案的系统接线,给出了实施方案的细节:通过正序电压计算间隔采样的时间差;通过抛物线二次插值方法对采样数据进行同步处理;发生三相PT断线时需退出同步方案。RTDS数模实验结果表明同步方案可保证各种工况下母线差动保护功能的正确性,证明了同步方案的有效性和可行性。     

智能变电站合并单元延时特性现场测试仪的设计

分析了智能变电站合并单元的同步问题以及通过现场核相及查看差流这一验证差动保护各侧电流是否同步的方法的局限性。提出了智能变电站合并单元延时特性现场测试仪的设计需求,基于需求分析提出一种现场测试仪的体系结构并进行了详细设计。最后对依据本设计方法实现的测试仪的时间粒度与合并单元的时间响应配合方面进行了详细计算和比较分析。分析表明,该测试仪可有效验证合并单元延时参数的现场正确设置,杜绝误整定,符合现场验收需求。