SOI反偏肖特基势垒动态阈值MOS特性

将Ti硅化物-p型体区形成的反偏肖特基势垒结构引入绝缘体上硅动态阈值晶体管.传统栅体直接连接DTMOS,为了避免体源二极管的正向开启,工作电压应当低于0.7V.而采用反偏肖特基势垒结构,DTMOS的工作电压可以拓展到0.7V以上.实验结果显示,室温下采用反偏肖特基势垒SOI DTMOS结构,阈值电压可以动态减小200mV.反偏肖特基势垒SOI DTMOS结构相比于传统模式,显示出优秀的亚阈值特性和电流驱动能力.另外,对浮体SOI器件、传统模式SOI器件和反偏肖特基势垒SOI DTMOS的关态击穿特性进行了比较.     

SOI反偏肖特基势垒动态阈值MOS特性

将Ti硅化物-p型体区形成的反偏肖特基势垒结构引入绝缘体上硅动态阈值晶体管.传统栅体直接连接DTMOS,为了避免体源二极管的正向开启,工作电压应当低于0.7V.而采用反偏肖特基势垒结构,DTMOS的工作电压可以拓展到0.7V以上.实验结果显示,室温下采用反偏肖特基势垒SOI DTMOS结构,阈值电压可以动态减小200mV.反偏肖特基势垒SOI DTMOS结构相比于传统模式,显示出优秀的亚阈值特性和电流驱动能力.另外,对浮体SOI器件、传统模式SOI器件和反偏肖特基势垒SOI DTMOS的关态击穿特性进行了比较.     

低压低功耗集成电路：SOI技术的新机遇

就热载流于效应、软失效、体效应及寄生电容等问题将薄膜全耗尽ＣＭＯＳ／ＳＯＩ器件与体硅ＣＭＯＳ器件的进行比较。并阐述薄膜全耗尽ＣＭＯＳ／ＳＯＩ技术是低压低功耗集成电路的理想技术。     

SOI集成电路的ESD保护技术研究进展

近年来，随着SOI技术的快速发展，SOI集成电路的ESD保护已成为一个主要的可靠性设计问题。介绍了SOI ESD保护器件方面的最新进展，阐述了在SOI ESD保护器件设计和优化中出现的新问题，并进行了详细的讨论。     

一种低压低功耗SRAM/SOI单元设计

提出一种改进4管自体偏压结构SRAM/SOI单元.基于TSUPREM4和MEDICI软件的模拟和结构性能的分析,设计单元结构并选取结构参数.该结构采用nMOS栅下的含p+埋沟的衬底体电阻代替传统6管CMOSSRAM单元中的pMOS元件,具有面积小、工艺简单的优点.该结构可以在0.5V的电源电压下正常工作,与6管单元相比,该单元瞬态响应正常,功耗只有6管单元的1/10,满足低压低功耗的要求.     

SOI动态阈值MOS器件结构改进

传统SOI DTMOS器件固有的较大体电阻和体电容严重影响电路的速度特性,这也是阻碍SOI DTMOS器件应用于大规模集成电路的最主要原因之一.有人提出通过增大硅膜厚度的方法减小器件体电阻,但随之而来的寄生体电容的增大严重退化了器件特性.为了解决这个问题,提出了一种SOI DTMOS新结构,该器件可以分别优化结深和硅膜的厚度,从而获得较小的寄生电容和体电阻.同时,考虑到沟道宽度对体电阻的影响,将该结构进一步优化,形成侧向栅-体连接的器件结构.ISE-TCAD器件模拟结果表明,较之传统SOI DTMOS器件,该结构的本征延时和电路延时具有明显优势.     

SOI前途如何

尽管SOI（绝缘体上硅）材料已经有几十年的历史了，但其应用一直被限制在抗辐射等特珠领域。然而，已有迹象表明采用8OI技术将成为当今IC主流技术。其理由是：泄漏和短为效应使得传统的体硅已不再适应先进的CMOS电路生产，而由SOI材料的隐理绝缘层呈现的隔离效应可满足先进CMOS电路的要求。最近几年来，人们已经研究开发了许多不同的SOI技术，但目前使用在集成电路生产上的只有两种：SIMOX（注入氧隔离）技术和粘合硅片技术。在SIMOX工艺中，标准硅片进行氧离于注入，然后再进行高温退火．结果在硅表层下氧和硅结合形成一层硅…     

SOI技术及其应用

综述在氧化物绝缘层上生长硅技术（ＳＯＩ）的优点、特性、制作技术，以及实际应用。肯定了ＳＯＩ结构在半导体电路和器件研制、生产中具有重要的发展前景。指明了这是解决半导体电路和器件在各种辐射粒子影响和离温下工作时高可靠性的一个全新的技术任务。     

抓住机遇发展SOI技术

综述了国内外SOI技术的发展状态,探讨了在我国发展SOI技术所面临的问题和解决途径。     

颇具竞争力的SOI硅集成技术

主要讨论了SOI集成技术及其发展前景,介绍了SOI技术在VLSI应用方面 的优越性以及在微电子领域中的广泛应用。     

再议SOI技术和应用

本文再次介绍SOI晶圆市场,SOI晶圆制造厂商,SOI技术和SOI晶圆的应用。     

应用于压电能量获取系统的超低电压整流器

本文提出了一种应用于压电能量获取系统的高效超低电压整流器。这是通过利用衬底和栅极相连的DTMOS管实现动态控制阈值电压实现的。此外,我们使用输入供电来代替输出供电,这样减少了功率损耗,从而增加了能量转换效率。基于中芯国际0.18μm标准CMOS工艺,仿真结果表明当输入电压为0.2V@100Hz,负载为50kΩ,电压转换效率和能量转换效率分别高达90.5%和95.5%。本文的工作频率为10Hz-1kHz。     

颇具竞争力的SOI硅集成技术(续)

主要讨论了SOI集成技术及其发展前景,介绍了SOI技术在VLSI应用方面的优越性以及 在微电子领域中的广泛应用。     

SOI电路窄沟槽隔离技术研究

文章利用SOI材料片做衬底,开展了SOI电路窄沟槽隔离技术的研究,解决了窄槽刻蚀、多晶硅回填、平整化等技术难题,获得了优化的SOI电路窄沟槽隔离工艺技术条件;岛与岛之间的隔离击穿达到300 V,为下一步研制生产SOI电路打下了坚实的基础.     

硅膜厚度对0.1μm SOI槽栅NMOS器件特性的影响

SOI技术和槽栅MOS新器件结构是在改善器件特性方面的两大突破,SOI槽栅MOS器件结构能够弥补体硅槽栅MOS器件在驱动能力和亚阈值特性方面的不足,同时也保证了在深亚微米领域的抑制短沟道效应和抗热载流子效应的能力.仿真结果显示硅膜厚度对SOI槽栅MOS器件的阈值电压、亚阈值特性和饱和驱动能力都有较大影响,选择最佳的硅膜厚度是获得较好的器件特性的重要因素.     

一种新的部分耗尽SOI器件BTS结构

提出了一种新的部分耗尽SOI体接触技术,与其它体接触技术相比,该方法可以有效抑制SOI器件的浮体效应。形成多晶硅栅之前在源区进行大剂量P＋杂质注入,然后形成非对称源区浅结结构。然后生长硅化物电极,厚的硅化物穿透源区浅结与下面高浓度的体区形成欧姆接触。二维器件模拟表明该结构可以有效降低强反型区体区电势,从而抑制了浮体效应。     

SOI横向栅控双极晶体管特性研究

横向SOI双极技术具有工艺简单、寄生电容小等优势,被认为是射频领域最有希望的技术之一。为了得到可用于射频领域的SOI横向栅控双极晶体管特性,采用一种SOI横向栅控双极晶体管器件结构,研究范围包括工艺实现过程和器件性能特性。实验表明,该器件工艺与平面CMOS工艺完全兼容,通过对栅端电压的控制,可以实现hFE在一个较大的范围内自由调节,具有更大的使用灵活性。     

8×8重排无阻塞型SOI热光波导开关阵列

设计并制作了一种重排无阻塞型的8×8 SOI热光波导开关阵列。开关单元采用了MMI-MZI结构的2×2光开关。整个器件的开关时间约为2μs。器件中开关单元功耗小于240mW。消光比在17~22dB范围内变化。功耗和开关速度都明显优于SiO2基和聚合物基的开关阵列。