共查询到20条相似文献,搜索用时 15 毫秒
1.
本文在分析薄膜全耗尽SOI器件特殊物理效应的基础上,建立了可细致处理饱和区工作特性的准二维电流模型。该模型包括了场效应载流子迁移率、速度饱和以及短沟道效应等物理效应,可以描述薄膜全耗尽SOI器件所特有的膜厚效应、正背栅耦合(背栅效应)等对器件特性的影响,并且保证了电流、电导及其导数在饱和点的连续性。将模型模拟计算结果与二维器件数值模拟结果进行了对比,在整个工作区域(不考虑载流子碰撞离化的情况下)二者吻合得很好。 相似文献
2.
深亚微米薄膜全耗尽SOI MOSFET的强反型电流模型 总被引:1,自引:1,他引:0
本文在分析FDSOIMOSFET特殊物理结构的基础上提出了一个新的适用于深亚微米器件的强反型电流物理模型.模型包括了大部分的小尺寸器件效应如迁移率下降、沟道调制、载流子速度饱和、漏致电导增强(DICE)和串联S/D电阻等.该模型最大的优越性在于线性区和饱和区电流可以用同一个简单的表达式描述,确保了电流及其高阶导数在饱和点连续.将模型模拟计算结果与实验结果进行了对比,当器件的沟道长度下降到深亚微米区域时,二者吻合得仍然很好 相似文献
3.
4.
5.
6.
用二维分析模型和计算机模拟研究了深耗尽绝缘层上硅MOSFET中的短沟道效应。通过耗尽膜的垂直电场对穿过源和漏区的水平电场有很大的影响,减薄硅膜的厚度就可以大大地削弱短沟道效应。 相似文献
7.
本文详细研究了SOI/SDB薄膜全耗尽隐埋n沟 MOSFET的器件结构及导电机理,建立了明确的物理解析模型,给出了各种状态下器件工作电流的解析表达式。最后,将解析模型的计算结果与实验数据进行了比较和讨论。 相似文献
8.
本文系统描述了全耗尽短沟道LDD/LDSSOIMOSFET器件模型的电压电压特性。该模型扩展了我们原有的薄膜全耗尽SOIMOSFET模型,文中着重分析了器件进入饱和区后出现的沟道长度调制效应,及由于LDD/LDS区的存在对本征MOS器件电流特性的影响。 相似文献
9.
本文详细地分析了薄膜SOI器件一系列有益的特性,如:较大的亚阈值陡度,扭曲(kink)效应的消除以及短沟道效应的削弱等。最后指出,薄膜SOI器件技术是今后设计制造新型亚微米器件及电路的一种有效的方法。 相似文献
10.
11.
12.
13.
采用SIMOX材料,研制了一种全耗尽CMOS/SOI模拟开关电路,研究了全耗尽SOI MOS场效应晶体管的阈值电压与背栅偏置的依赖关系,对漏源击穿的Snapback特性进行分析,介绍了薄层CMOS/SIMOX制作工艺,给出了全耗尽CMOS/SOI电路的测试结果。 相似文献
14.
本文介绍了适合于薄膜亚微米、深亚微米SOIMOSFET的二维数值模拟软件。该模拟软件同时考虑了两种载流子的产生-复合作用,采用了独特的动态二步法求解泊松方程和电子、空穴的电流连续性方程,提高了计算效率和收敛性。利用此模拟软件较为详细地分析了薄膜SOIMOSFET不同于厚膜SOIMOSFET的工作机理及特性,发现薄膜SOIMOSFET的所有特性几乎都得到了改善。将模拟结果与实验结果进行了对比,两者吻合得较好。 相似文献
15.
16.
本文报道了薄膜SIMOX/SOI材料上全耗尽MOSFET的制备情况,并对不同硅膜厚度和不同背面栅压下的器件特性进行了分析和比较.实验结果表明,全耗尽器件完全消除了"Kink"效应,低场电子迁移率典型值为620cm2/V·s,空穴迁移率为210cm2/V·s,泄漏电流低于10-12A;随着硅膜厚度的减簿,器件的驱动电流明显增加,亚阈值特性得到改善;全耗尽器件正、背栅之间有强烈的耦合作用,背表面状况可以对器件特性产生明显影响.该工作为以后薄膜全耗尽SIMOX/SOI电路的研制与分析奠定了基础. 相似文献
17.
薄膜全耗尽SOI门阵列电路设计与实现 总被引:1,自引:1,他引:0
在Daisy系统上设计出通用性强、使用方便的SOI门阵列母版及门阵列电路,并采用1.5umCMOS/SOI工艺在薄膜全耗尽SIMOX材料上得以实现,其中包括多种分频器电路和环形振荡器,环振可工作在2.5V,门延误时间在5V时为430ps。 相似文献
18.
薄膜全耗尽SOI器件的二维数值模拟软件 总被引:1,自引:0,他引:1
开发了适合于薄膜亚微米、深亚微米SOI MOSFET的二维数值模拟软件LADES-IV-Z,该模拟软件同时考虑了两种载流子的产生-复合作用,采用了独特的动态二步法求解泊松方程和电子、空穴的电流连续性方程,从而大大提高了计算效率和收敛性。此模拟软件可用于分析沟道长度为0.15-0.5μm、硅膜厚度为50-400nm的SOI器件的工作机理及其端特性。模拟结果与实验结果比较,两者吻合较好,说明该模拟软件 相似文献
19.
凹陷沟道SOI器件的实验研究 总被引:2,自引:0,他引:2
本文较为详细地描述了凹陷沟道SOI器件的结构和工艺制造技术,采用凹陷沟道技术制备的SOI器件的性能明显优于常规厚膜部分耗尽和常规薄膜全耗尽SOI器件的性能.采用该技术已成功地研制出沟道区硅膜厚度为70nm、源漏区硅膜厚度为160nm、有效沟道长度为0.15~4.0μm的高性能凹陷沟道SOIMOSFET,它与常规薄膜全耗尽SOIMOSFET相比,跨导及饱和漏电流分别提高了约40%. 相似文献
20.
利用自己开发的二维数值深亚微米SOI器件模拟软件,较为详细地分析了沟道长度小于o.2μm的 SOI器件的阈值电压特性、穿通和击穿特性、亚阈值特性以及直流稳态特性等.通过这些模拟和分析计算,给出了沟道长度为0.18、0.15和0.1μm的薄膜全耗尽 SOI/MOS器件的设计方案,并根据该设计方案成功地研制出了性能良好的沟道长度为0.15μm的凹陷沟道 SOI器件.沟道长度为0.15μm薄膜全耗尽凹陷沟道SOI器件的亚阈值斜率为87mV/dec,击穿电压为1.6V,阈值电压为0.42V,电源电压为1.5V时的驱动电流为1.85mA,泄漏电流为0.5pA/μm沟道宽度. 相似文献