基于平均迁移率模型的SiC埋沟MOSFET I-V特性

提出了一种SiC隐埋沟道MOSFET平均迁移率模型,并在此基础上对器件,I-V特性进行了研究.采用一个随栅压变化的平均电容公式,并用一个简单的解析表达式来描述沟道平均迁移率随栅压的变化关系.计算漏电流时考虑了埋沟器件的三种工作模式,推出了各种工作模式下的漏电流表达式,并用实验值对模型进行了验证.     

耗尽型4H-SiC埋沟MOSFET器件解析模型研究

建立了基于漂移扩散理论的4H-SiC埋沟MOSFET器件的物理解析模型。SiC/SiO_2界面处的界面态密度及各种散射机制都会导致器件载流子迁移率的下降,采用平均迁移率模型,分析散射机制对载流子迁移率的影响,讨论了界面态对阈值电压的影响。考虑到器件处在不同工作模式下,沟道电容会随栅压的变化而改变,采用了平均电容概念。器件仿真结果表明:界面态的存在导致漏极电流减小;采用平均迁移率模型得到的计算结果与实验测试结果较为一致。     

埋氧离子注入对P型部分耗尽SOI电学与低频噪声的影响

针对抗辐照SOI PMOS器件的直流特性与低频噪声特性展开试验与理论研究,分析离子注入工艺对PMOS器件电学性能的影响,并预测其稳定性的变化。首先,对离子注入前后PMOS器件的阈值电压、迁移率和亚阈摆幅进行提取。测量结果表明:埋氧化层离子注入后,器件背栅阈值电压由-43.39 V变为-39.2 V,空穴有效迁移率由127.37 cm2/Vs降低为80.45 cm2/Vs,亚阈摆幅由1.35 V/dec增长为1.69 V/dec;结合背栅阈值电压与亚阈摆幅的变化,提取得到埋氧化层内电子陷阱与背栅界面态数量的变化。随后,分析器件沟道电流噪声功率谱密度随频率、沟道电流的变化,提取γ因子与平带电压噪声功率谱密度,由此计算得到背栅界面附近的缺陷态密度。基于电荷隧穿机制,提取离子注入前后埋氧化层内陷阱态随空间分布的变化。最后,基于迁移率随机涨落机制,提取得到离子注入前后PMOS器件的平均霍格因子由6.19×10-5增长为2.07×10-2,这表明离子注入后器件背栅界面本征电性能与应力稳定性将变差。     

镜像法分析静电感应晶体管特性

针对埋栅型静电感应晶体管(SIT)提出一种柱栅模型.用镜像法计算了器件内电势分布,并在此基础上计算了沟道势垒、栅效率、电压放大因子等.结果表明:沟道势垒直接取决于沟道过夹断因子;栅效率随栅尺寸和位移栅压的减小而减小,并随位移栅压一起趋向于0;在小电流情况下电压放大因子随电流的增大而增大,到一定数值后,电压放大因子趋于常数.最后给出了SIT I-V特性解析表达式,它既适用于类三极管特性(加大栅压下)也适用于混合特性(较小栅压下),且由此得到的I-V特性曲线和实验符合较好.     

4H-SiC隐埋沟道MOSFET迁移率的研究

研究了几种因素对4H-SiC隐埋沟道MOSFET沟道迁移率的影响.提出了一个简单的模型用来定量分析串联电阻对迁移率的影响.串联电阻不仅会使迁移率降低,还会使峰值场效应迁移率所对应的栅压减小.峰值场效应迁移率和串联电阻的关系可用一个二次多项式来准确描述.详细分析了均匀分布和不均匀分布的界面态对场效应迁移率的影响.对于指数分布的界面态,低栅压下界面态的影响基本上可以忽略不计,随着栅压的增加,界面态的影响越来越显著.     

Study of Electron Mobility in 4H-SiC Buried-Channel MOSFETs

研究了几种因素对4H-SiC隐埋沟道MOSFET沟道迁移率的影响.提出了一个简单的模型用来定量分析串联电阻对迁移率的影响.串联电阻不仅会使迁移率降低,还会使峰值场效应迁移率所对应的栅压减小.峰值场效应迁移率和串联电阻的关系可用一个二次多项式来准确描述.详细分析了均匀分布和不均匀分布的界面态对场效应迁移率的影响.对于指数分布的界面态,低栅压下界面态的影响基本上可以忽略不计,随着栅压的增加,界面态的影响越来越显著.     

高频C-V方法测量埋沟电荷耦合器件的沟道电势

本文提出通过栅控二极管在不同偏压下的高频C-V特性曲线,确定埋沟电荷耦合器件(BCCD)随栅压变化的沟道电势.对不同样品进行了高频C-V测量,并求出沟道电势与栅压的变化关系.同时,用直流I-V法进行了测量,结果与高频C-V方法所得到的结果非常接近.根据BCCD一维耗尽近似理论模型,进行了计算机模拟,结果表明,理论与实验结果符合得比较好.     

变温C-V和传输线模型测量研究AlGaN/GaN HEMT温度特性

通过对异质结材料上制作的肖特基结构变温C-V测量和传输线模型变温测量,研究了蓝宝石衬底AlGaN/GaN异质结高电子迁移率晶体管的直流特性在25～200℃之间的变化,分析了载流子浓度分布、沟道方块电阻、欧姆比接触电阻和缓冲层泄漏电流随温度的变化规律.得出了器件饱和电流随温度升高而下降主要由输运特性退化造成,沟道泄漏电流随温度的变化主要由栅泄漏电流引起的结论.同时,证明了GaN缓冲层漏电不是导致器件退化的主要原因.     

变温C-V和传输线模型测量研究AlGaN/GaN HEMT温度特性

通过对异质结材料上制作的肖特基结构变温C-V测量和传输线模型变温测量,研究了蓝宝石衬底AlGaN/GaN异质结高电子迁移率晶体管的直流特性在25～200℃之间的变化,分析了载流子浓度分布、沟道方块电阻、欧姆比接触电阻和缓冲层泄漏电流随温度的变化规律.得出了器件饱和电流随温度升高而下降主要由输运特性退化造成,沟道泄漏电流随温度的变化主要由栅泄漏电流引起的结论.同时,证明了GaN缓冲层漏电不是导致器件退化的主要原因.     

非掺杂对称双栅的基于完整表面电势的核心模型

通过求解Poisson方程自洽地得到了表面电势随沟道电压的变化关系,从而推出了非掺杂对称双栅MOSFET的一个基于表面势的模型.通过Pao-Sah积分得到了漏电流的表达式.该模型由一组表面势方程组成,解析形式的漏电流可以通过源端和漏端的电势得到.结果标明该模型在双栅MOSFET的所有工作区域都成立,而且不需要任何简化(如应用薄层电荷近似)和辅助拟合函数.对不同工作条件和不同尺寸器件的二维数值模拟与模型的比较进一步验证了提出模型的精度.     

非掺杂对称双栅的基于完整表面电势的核心模型

通过求解Poisson方程自洽地得到了表面电势随沟道电压的变化关系,从而推出了非掺杂对称双栅MOSFET的一个基于表面势的模型. 通过Pao-Sah积分得到了漏电流的表达式. 该模型由一组表面势方程组成,解析形式的漏电流可以通过源端和漏端的电势得到. 结果标明该模型在双栅MOSFET的所有工作区域都成立,而且不需要任何简化(如应用薄层电荷近似)和辅助拟合函数. 对不同工作条件和不同尺寸器件的二维数值模拟与模型的比较进一步验证了提出模型的精度.     

具有应变沟道及EOT 1.2nm高性能栅长22nm CMOS器件

深入研究了亚30nm CMOS关键工艺技术,特别是提出了一种新的低成本的提高空穴迁移率的技术--Ge预非晶化S/D延伸区诱生沟道应变技术,它使栅长90nm pMOS空穴有效迁移率在0.6MV/cm电场下提高32%.而且空穴有效迁移率的改善,随器件特征尺寸缩小而增强.利用零阶劳厄线衍射的大角度会聚束电子衍射分析表明,在沟道区相应的压应变为-3.6%.在集成技术优化的基础上,研制成功了高性能栅长22nm应变沟道CMOS器件及栅长27nm CMOS 32分频器电路(其中分别嵌入了57级/201级环形振荡器),EOT为1.2nm,具有Ni自对准硅化物.     

具有应变沟道及EOT 1.2nm高性能栅长22nm CMOS器件

深入研究了亚30nm CMOS关键工艺技术,特别是提出了一种新的低成本的提高空穴迁移率的技术--Ge预非晶化S/D延伸区诱生沟道应变技术,它使栅长90nm pMOS空穴有效迁移率在0.6MV/cm电场下提高32%.而且空穴有效迁移率的改善,随器件特征尺寸缩小而增强.利用零阶劳厄线衍射的大角度会聚束电子衍射分析表明,在沟道区相应的压应变为-3.6%.在集成技术优化的基础上,研制成功了高性能栅长22nm应变沟道CMOS器件及栅长27nm CMOS 32分频器电路(其中分别嵌入了57级/201级环形振荡器),EOT为1.2nm,具有Ni自对准硅化物.     

BCCD沟道电势直流测试方法研究

提出了一种对BCCD（埋沟电荷耦合器件）沟道电势的直流测试方法,并对此进行了理论分析和实验研究,该方法能快速、准确地进行BCCD沟道电势测试,确定BCCD随栅压变化的沟道电势曲线。实验结果表明,选取宽长比为11/5的NMOS管、源电流为0.01μA的测试条件,能够很好地模拟BCCD的工作状态。通过对1 024×1 024可见光BCCD进行验证测试,证实该方法可靠。     

基于硅衬底静电感应晶体管器件仿真与研究

针对静电感应晶体管理论研究迟滞于实践过程,文中利用软件Silvaco Tcad,从器件仿真入手,对影响硅基表面栅静电感应晶体管器件电学性能进行了理论研究。仿真得到了反偏栅压约为0 V、漏电压＜20 V时,器件表现类五极管饱和特性曲线,器件电流约为10-5 A,此时沟道状态为预夹断。当反偏栅压为-1.5 V、漏电压逐渐增大到300 V时,器件表现为类三极管不饱和特性曲线,器件电流约为10-6 A,此时沟道状态为完全夹断,研究结果静电感应晶体管工艺实践提供了参考。     

直接栅MOSFET静电场传感器温度漂移模型和模拟

推导出了直接栅MOSFET静电场传感器的温度漂移系数,并研究了温度漂移的主要原因。此研究工作对消除直接栅MOSFET静电场传感器的温度漂移有一定的帮助。首先,建立了直接栅MOSFET静电场传感器沟道中电荷随温度变化的模型。其次,根据直接栅MOSFET沟道载流子浓度和载流子迁移率都为温度的函数,将直接栅MOSFET静电场传感器的温度漂移定义为由沟道载流子迁移率随温度变化引起的温度漂移系数αμ和由沟道载流子浓度随温度变化引起的温度漂移系数αQ,并对它们与温度的关系作了推导和研究。最后,对沟道载流子迁移率随温度变化引起的温度漂移系数αμ和由沟道载流子浓度随温度变化引起的温度漂移系数αQ进行了模拟和比较。模拟结果表明,温度漂移系数αμ远小于温度漂移系数αQ。因此沟道载流子浓度随温度变化是直接栅MOSFET静电场传感器的温度漂移的主要原因。     

表面栅静电感应晶体管沿沟道中心线电势分布的解析分析

本文从表面栅静电感应晶体管(SIT)的基本物理模型出发,求出了沿沟道中心线的电势分布和沟道势垒高度的解析表达式.根据所得表达式具体计算了一个典型器件在不同栅源电压V_(GS)和漏源电压V_(DS)下的电势分布和势垒高度.其结果与1978年J.L.Morenza等人对同一器件用计算机数值分析所得的结果吻合较好. 本文给出了该种器件中势垒存在的物理模型,指出了表面栅与隐埋栅器件在势垒形成上的差别:表面栅器件中势垒的形成与源沟n~+n结有关;而隐埋栅器件势垒的形成与源沟n~+n结无关. 本文所得的解析表达式也表明,表面栅结构中势垒的出现需要沟道夹断一定的深度.这与1980年日本J.Ohmi用计算机数值分析所得结论是一致的. 本文所得的势垒高度的解析表达式可以作为进一步求解该种器件各电参数的解析表达式的基础.     

静电感应晶体管的空间电荷效应

研究了静电感应晶体管(SIT)在大注入情况下出现的空间电荷效应,分析了空间电荷效应的物理机制.从理论上推导出了SIT工作在沟道势垒调制下的I-V特性的解析表达式,实验结果表明它们符合得较好.在漏压增长过程中,有两种势垒出现(沟道势垒和空间电荷势垒),它们分别对应于沟道势垒调制和空间电荷势垒调制模式.随漏压增加,SIT逐渐从沟道势垒调制模式转向空间电荷势垒调制模式,对此转变物理过程给出合理解释,直观地给出了SIT在空间电荷效应作用下的变化规律.由于SIT小电流区域的沟道势垒调制使SIT区别于其他器件,其中栅压对SIT空间电荷效应有非常重要的作用.     

BSIT开态的数值分析

对双极模式静电感应晶体管开通过程的理论分析和二维数值模拟清楚地表明，ＢＳＩＴ的完全开通须经过不同作用机制的两个阶段的转变，即正向小栅压下的势垒控制机制转变为大栅压下的少子注入电流控制机制。数值计算给出的结果有：小栅压下沿沟道中心线的电势分布；沿沟道的少子和电场分布；开态的Ｉ－Ｖ特性；通态压降和饱和电流随正栅压的变化；通态电阻随栅压和材料参数的变化；特别是电流增益随栅压、漏电流以及材料参数的变化。上     

具有应变沟道及EOT 1.2nm高性能栅长22nm CMOS器件

深入研究了亚30nm CMOS关键工艺技术，特别是提出了一种新的低成本的提高空穴迁移率的技术--Ge预非晶化S/D延伸区诱生沟道应变技术，它使栅长90nm pMOS空穴有效迁移率在0.6MV/cm电场下提高32%. 而且空穴有效迁移率的改善，随器件特征尺寸缩小而增强. 利用零阶劳厄线衍射的大角度会聚束电子衍射分析表明，在沟道区相应的压应变为-3.6%. 在集成技术优化的基础上，研制成功了高性能栅长22nm应变沟道CMOS器件及栅长27nm CMOS 32分频器电路（其中分别嵌入了57级/201级环形振荡器）, EOT为1.2nm,具有Ni自对准硅化物.