TMS320C54X在引信信号处理中的应用

TMS320C54X是一种特别适用于进行实时数字信号处理的微处理器。介绍了TMS320C54X适合于信号处理算法的功能及结构特点,以引信信号处理中常用的FFT频谱分析为例,描述了基于TMS320C54X的引信信号处理系统的硬件设计和软件设计,指出设计过程中需注意的问题,给出了解决办法,最后总结了TMS320C54X应用于引信信号处理的优点。     

模拟智能BIT测试微处理机系统板

机内测试技术（Built-in Test,简称BIT）是一种能显著改善装备或系统测试性与诊断能力的重要技术手段。智能机内测试模拟系统是运用智能BIT技术的理论,开发出的一个对硬件设备在线测试的模拟系统。它是在Windows操作系统下,利用嵌入式C语言开发出来的,嵌入式C语言现广泛应用于各种硬件测试及开发环境中。智能机内测试模拟系统在对智能的模拟方面运用数组、随机函数等方法来实现,从而体现出智能机内测试的特点。本文描述了系统中对微处理机系统板部分的测试过程。     

实时图像水印在DSP系统中的设计与研究

论述了基于TMS320C67x的实时图像水印处理系统的组成及其工作原理。通过采用一种新的算法，它以Winograd快速离散余弦变换（DCT）算法为基础，并利用TMS320C67x的基于超长指令（VLIW）的并行特征和流水线的执行方式提高DCT算法的性能，完成了实时图像水印的嵌入。     

基于DSP和MMA7260Q的车辆加速度测试系统设计

针对汽车道路试验的特点和需求,设计开发了一种基于DSP和加速度传感器的车辆加速度测试系统.该设计选用高灵敏度三轴加速度传感器MMA7260Q,以DSP芯片TMS320F2812为核心控制器,对加速度信号进行采样.实践证明,测试系统在汽车道路试验中能准确、动态实时地采集车辆三维加速度信号.     

基于后驱动技术的故障注入方法研究

作为评价数字电路系统（例如：航空 电子综合系统／发动机数控系统）内建自测试(built in test BIT)的有效手段,故障注入技术成为当前评价数字系统可靠性的关键技术之一。在综合分析当前各种数字电路的硬件注入方法的基础上,特别是在总结自行研制的故障注入系统的基础上,提出一种方便、灵活既适用于具有BIT功能数字电路系统的研制阶段,又适宜于正式产品例行检测的故障注入方法－基于后驱动技术的故障注入。为避免后驱技术有可能对元器件造成损害,参考英国军方后驱动安全容限标准,设计了安全、可靠的后驱动故障注入实现电路及系统。     

基于DSP技术的钻井参数数据采集系统的设计

设计了一种基于DSP技术的钻井工程参数随钻数据采集系统.钻压、扭矩、侧向力、环空压力等钻井工程参数可以随钻进行测试.该数据采集系统采用TI公司的TMS320LF2407A芯片为主控制器,另外设计了相应的外围信号调理电路、存储模块、通信模块等.一个测试实例说明该数据采集系统用于井下钻井工程参数的测试是可行的.     

基于DSP的语音采集与处理系统的设计与实现

介绍了一种基于TMS320C5402的语音采集与处理系统的设计与实现,采用TLC320AD50作为语音CODEC模块的核心器件,利用TMS320C5402对采集到的语音信号进行FIR滤波,该系统具有较强的数据处理能力和灵活的接口电路,能够满足语音信号滤波的要求,可以扩展为语音信号处理的通用平台.     

基于μC/OS-II的TMS320C54X实时内核设计

介绍了一种实时多任务内核μC/OS-II,并设计了一种将μC/OS-II植入TMS320C54X的方案.     

基于DSP芯片的机器人运动控制卡设计

针对KLD-400型机器人系统中实时性要求较高的运动控制部分，基于TMS320LF2407芯片的运动控制功能，设计了一种基于TMS320LF2407芯片的运动控制卡，采用C和汇编语言混合编程开发了控制卡的驱动程序．实验证明，与基于8253的多轴运动控制卡相比，该控制卡的性能满足运动控制的实时性要求．     

基于FPGA的密码算法测试平台设计与实现

设计了一种基于FPGA的密码算法测试平台。讨论了该平台的系统架构,设计模块的划分及解决方案。该测试平台利用实验箱资源,包括键盘数据输入,数码管及发光二极管显示输出等功能进行密码算法的设计与实现。该测试平台有助于学习、了解和掌握密码算法硬件实现以及数字系统的FPGA设计。基于该测试平台,可以在相同的架构下设计实现对不同密码算法的验证。     

RTD电路的可测试性设计

针对共振隧穿二极管(RTD)电路由于具有超高集成度特点所带来的电路测试困难,在故障分析与故障模型的基础上提出了RTD电路的可测试性设计方案.该方案基于RTD电路开关级模型,针对电路基本的开路、短路故障合理增加控制端,利用控制端信号设计测试向量,使电路达到完全可测的目的.本方案可测试性程度较高,硬件花费较小,仅需附加一个金属氧化物半导体管(MOS)与两个控制端便可有效地测试出RTD电路的开路故障与短路故障,提高了电路的可控制性和可观察性,经PSPICE9.0软件验证达到了可测试性设计的目的.     

基于布尔差分的数字逻辑电路故障诊断

讨论了数字系统的故障分析的内涵,阐述了故障的可测性定理,并以组合逻辑电路为例,介绍如何利用布尔差分法求解其全部测试码,给出了多重故障测试码的公式,说明了布尔差分法数字系统故障诊断的局限性。     

多状态系统测试建模与测试点选取方法

为解决测试性设计过程中的退化状态测试问题,提出了基于结构和功能的多状态系统测试建模与测试点选取方法。首先,结合多状态系统中对性能状态的描述,明确了以结构和功能为对象的多状态系统测试建模的总体思路,并对模型中的结构、功能和测试相关描述进行了分析;其次,对状态测试问题进行了分析,并对单个测试能够检测的状态集与测试集组合能够检测的状态集的计算方法进行了研究,并提出状态检测率的概念对系统状态的测试指标进行量化;最后,考虑到系统测试性设计与分析中包含故障的测试性问题,结合故障检测率、故障隔离率和状态检测率,提出了测试代价约束下的多状态系统测试点选取方法。结果表明：多状态系统测试建模方法不仅能够对故障的测试性进行分析还能够对退化状态的测试性进行分析;相较于二态系统测试选择方法得到的最佳测试集,在测试代价限制的情况下,多状态系统测试选择方法得到的最佳测试集能够获得较高的状态检测率;在测试代价无限制的情况下,多状态系统测试选择方法得到的最佳测试集不仅能够获得较高的状态检测率,还能获得与二态系统相同的最大故障检测率和故障隔离率。     

ASIC设计流程中的典型问题研究

随着集成电路制造工艺的快速发展,系统芯片(SOC)及其功能ASIC模块的研究越来越引起关注.基于ASIC设计流程,讨论了当前ASIC设计中逻辑综合、易测性、低功耗等一些典型问题,并以工艺独立阶段和工艺映射阶段中ASIC综合需要解决的问题为研究重点,结合实例分析了其中的关键环节,以期作为高性能ASIC设计优化、可测性设计、设计验证等方向分析研究的前期工作.     

系统级可测试性设计的研究

本文提出了一个系统级可测试性设计的方法,根据系统的功能行为描述和实际系统实现的明显区分,将与系统实现独立的测试要求溶入到该描述中,按照一定规则对系统进行分块,在此基础上采用内建自测试和增加测试功能块,从而改善系统的测试环境,提高测试效率。该方法可实现系统设计和系统可测试性设计的同步进行。     

板级SRAM的内建自测试(BIST)设计

板级SRAM的内建自测试的设计,是为了确保板级SRAM的可靠性。考虑到板级SRAM各种故障模型,选择使用MarchC-SOF算法,其对呆滞故障、跳变故障、开路故障、地址译码器故障和字节间组合故障有100%的故障覆盖率,优化面向"字节"的MarchC-SOF算法和扩展延时元素后,算法可对SRAM进行字节内组合故障和数据维持力故障测试。同时在只增加少量成本的情况下,使用FPGA构成存储器的BIST控制器,可以满足SRAM的可测性的要求。     

基于SCOAP算法的电路设计改进

针对数字电路的可测性度量,提出了基于SCOAP测度的数字电路故障可测性度量方法.该方法通过对数字电路的可控性和可观测性进行评价,达到对电路测试复杂度进行分析的目的.对具体数字电路的设计改进实例表明,该方法在电路可测性设计中有效可行.     

DF-FPDLMS自适应滤波器的可测性设计与测试

基于加法器的测试生成,提出了直接实现形式的细粒度流水线延迟最小均方自适应滤波器的一种可测性设计的测试方案。在测试模式下,该设计通过滤波器组成模块的分层隔离及由寄存器转化成的扫描链提高了可测性;通过复用部分寄存器和加法器避免或最小化了额外的测试硬件开销。该方法能在真速下高效地侦测到滤波器基本组成单元内的任意固定型组合失效,且不会降低电路的原有性能。     

基于稀疏表示的间歇故障检测方法及仿真

基于间歇故障在某些域的稀疏性,提出一种基于稀疏表示的间歇故障检测方法。利用系统输出数据构造系统的过完备字典,设计间歇故障检测阈值,并对过完备字典和故障检测阈值进行在线更新。此方法适合动态系统的间歇故障检测,并通过仿真结果进行验证,并比较在不同更新策略下的仿真结果。     

复杂装备系统测试性指标确定方法

针对装备研制初期测试性指标确定缺乏科学方法指导的问题,提出了基于多属性决策的相似折中系数法。该方法综合权衡系统测试性指标的使用方需求与研制方实际,在充分考虑测试性属性的基础上,应用多属性决策理论确定研制方能达到的测试性水平,采用折中处理的方法得到系统测试性指标。最后,通过实际系统验证了该方法的可行性。