应用于DVB-T调谐器的CMOS可变增益中频放大器设计

采用TSMC 0.18μm RF CMOS工艺设计了一种适用于DVB-T调谐器的可变增益中频放大器。该放大器以信号相加式单元为主体电路,采用三级级联结构,实现了对数增益随控制电压连续、近似线性地变化和51dB的增益动态范围。仿真结果表明,在1.8V电源电压下,电路工作电流为30mA,3dB带宽为2-156MHz。增益调节范围为7.4-58.4dB,噪声系数小于8.6dB,输出三阶互调点大于0.6dBm。     

CMOS宽带线性可变增益低噪声放大器设计

文章设计了一种48MHz~860MHz宽带线性可变增益低噪声放大器,该放大器采用信号相加式结构电路、控制信号转换电路和电压并联负反馈技术实现。详细分析了线性增益控制、输入宽带匹配和噪声优化方法。采用TSMC0.18μm RF CMOS工艺对电路进行设计,仿真结果表明,对数增益线性变化范围为-5dB~18dB,最小噪声系数为2.9dB,S11和S22小于-10dB,输入1dB压缩点大于-14.5dBm,在1.8V电源电压下,功耗为45mW。     

一种700 MHz频段的高线性驱动放大器MMIC

采用GaAsPHEMT工艺,设计了一种700 MHz频段的高线性驱动放大器MMIC.该放大器内部集成了带通复合匹配网络结构的宽带输入匹配电路,通过两种幅频特性相反的匹配网络进行组合,有效地拓展了应用带宽,提高了线性度和增益平坦度.放大电路采用两级放大结构,保证增益指标,引入稳定性设计以保证放大器工作的稳定性.偏置电路采用带负反馈系统的有源镜像结构,提高了驱动能力,使电路更加稳定.该放大器集成输出检波器,采用二极管检波器结构实现功率检波,具有结构简单、占用芯片面积小的优点.该放大器典型频点700 MHz处的输出三阶交调点为42.6 dBm,1 dB压缩点输出功率为27.6 dBm.通过调整片外输出匹配电路可满足700 MHz及其他频段的应用需求.     

AD8307型对数放大器及其应用

AD8307是一款基于连续压缩技术的完全单片500 MHz解调对数放大器,该对教放大器提供92 dB的动态范围,即使在高达100 MHz的频率下仍能提供误差为±1 dB的88 dB动态范围.AD8307输出电压斜率为25 mV/dB(截止点为-84 dBm).介绍AD8307的基本结构、功能特性及其在超声波回波接收电路中的应用以及相应抗干扰措施.     

应用于TD-LTE接收机射频前端的一种AGC电路

基于可变增益放大器AD8367,结合线性检波器AD8361和误差放大器AD820,为TD-LTE接收机射频前端设计了一个自动增益控制(AGC)电路,实物测试显示该AGC电路能在输入信号频率为240MHz,输入信号功率为-40dBm到-10dBm时,输出信号功率能稳定在0dBm处,分析了该AGC电路噪声对接收机整体噪声的影响,满足系统指标的要求。设计思维简洁,电路结构简单,可以方便地调节输出电平值,确保接收机正常工作。     

宽带CMOS可变增益放大器的设计

采用TSMC0.18μm RF CMOS工艺设计实现了一种对数增益线性控制型的宽带可变增益放大器,电路采用两级结构,前级采用电压并联负反馈的Cascode结构以实现良好的输入匹配和噪声性能;后级采用信号相加式电路实现增益连续可调,同时本文设计了一种新型指数控制电压转换电路,解决了射频CMOS电路中,由于漏源电流与栅源电压通常不为指数关系而造成放大器对数增益与控制电压不成线性关系的难题,实现了可变增益放大器的对数增益随控制电压呈线性变化,芯片测试结果表明,电路在1.8V电源电压下,电流为9mA,3dB带宽为430-2330MHz,增益调节范围为-3.3-9.5dB,最大增益下噪声系数为6.2dB,最小增益下输入1dB压缩点为-9dBm。     

一种接收前端三级低噪声放大器的设计

针对单片雷达接收机中对低噪声放大器（LNA）的要求,采用CMOS0．18,um工艺设计了一个三级级联的镜像抑制低噪声放大器。通过在低噪声放大器中接入限波滤波器,实现对镜像信号的衰减,从而减小了后端混频器电路的设计难度。在ADS中对设计的放大器仿真,其结果为：最大供电电压为5V情况下,信号频段为3．0～3．2GHz,中频输出为225MHz,功率增益≥31dB,噪声系数（FN）≤O．5dB,1dB点的输入／输出功率分别为-19．5dBm和11．5dBm,对镜像信号的抑制度达22dB。     

宽带CMOS可变增益放大器的设计

采用TSMC 0.18μm RF CMOS工艺设计实现了一种对数增益线性控制型的宽带可变增益放大器.电路采用两级结构,前级采用电压并联负反馈的Cascode结构以实现良好的输入匹配和噪声性能;后级采用信号相加式电路实现增益连续可调.同时本文设计了一种新型指数控制电压转换电路,解决了射频CMOS电路中,由于漏源电流与栅源电压通常不为指数关系而造成放大器对数增益与控制电压不成线性关系的难题,实现了可变增益放大器的对数增益随控制电压呈线性变化.芯片测试结果表明,电路在1.8V电源电压下,电流为9mA,3dB带宽为430～2330MHz.增益调节范围为-3.3～9.5dB,最大增益下噪声系数为6.2dB,最小增益下输入1dB压缩点为-9dBm.     

0.82～2.2GHz高线性功率驱动放大器设计

用Jazz0.35μmSiGe BiCMOS工艺设计了一个宽带、高线性和增益可调的功率驱动放大器。放大器采用两级级联结构,第一级采用差分结构,双端输入单端输出,第二级采用单端输入单端输出的共发射极放大结构,在3.3V电源电压下,放大器带宽达到0.82-2.2GHz,高增益模式下放大器小信号增益为29.7±1.3dB,低增益模式下小信号增益为19.7±0.9dB,输出1dB压缩点大于13.7dBm,总的直流电流小于20mA。     

新品发布

RF VGA提供增益和功率控制单片射频(RF)可变增益放大器或衰减器(VGA)能提供1MHz～3GHz宽频带具有以dB为单位呈线性60dB增益控制范围,集成了宽带放大器和衰减器,具有60dB动态增益和衰减范围(大约+20dB增益和-40dB衰减),22dBm输出功率水平(1dB压缩点),在1GHz频率和8dB噪声系数下具有+31dBm输出三阶截点。ADIhttp://www.analog.com具有超低抖动的时钟AD951x系列时钟分配芯片集成了低相位噪声的PLL频率合成器内核、可编程分频器和可调延迟单元电路。器件具有亚皮秒抖动的低相位噪声时钟输出,LVPECL时钟输出达800MHz,附加抖动小…     

基于场效应管阻抗参数测试的宽带功率放大器优化设计

设计了一个工作在800～1250MHz的宽带线性高功率放大器.用负载牵引方法测试了LDMOS场效应管宽带内的大信号阻抗参数,利用测得的阻抗参数优化设计了功放的匹配电路.实测功放的1dB压缩点输出功率大于44.5dBm,二次谐波小于-25dBc,输出功率为38.5dBm时双音测试三阶交调(IM3)优于-44dBc.     

具有高可调增益范围的CMOS宽带中频调制器

利用TSMC 0 .2 5 μmCMOS混合工艺 ,针对超外差结构的无线宽带收发器 ,实现了一个能够工作在 5 0～6 0 0MHz的中频调制器 ,并对该调制器进行了仿真和测试。由于该调制器在输出端采用了一个具有高可调增益范围而且鲁棒性能好的可变增益放大器 (VGA) ,从而使得该调制器具有超过 70dB的增益可调范围。测试结果表明 ,该调制器能够工作在 5 0～ 6 0 0MHz的频率上 ,输出功率为 - 81～ - 10dBm ,最小增益的输出噪声为 - 130dBm/ Hz,最大增益的输出P1dB点为 - 4 .3dBm ,在 3V的电源电压下 ,电流功耗为 32mA。     

ISM频段中功率功率放大器

采用三指单胞的InGaP/GaAsHBT提取的大信号模型参数 ,设计出应用于ISM频段的三级AB类功率放大器 .通过对传统偏置网络的优化 ,消除了小信号下的增益压缩 .在 3 5V电压下 ,该放大器的最大线性输出功率为30dBm ,增益达到 2 9 1dB ,对应的功率附加效率为 4 3 4 % ,临近沟道抑制比达到 - 10 0dBc,而静态偏置电流很低 ,只有 10 9 7mA .     

ISM频段中功率功率放大器

采用三指单胞的InGaP/GaAs HBT提取的大信号模型参数,设计出应用于ISM频段的三级AB类功率放大器.通过对传统偏置网络的优化,消除了小信号下的增益压缩.在3.5V电压下,该放大器的最大线性输出功率为30dBm,增益达到29.1dB,对应的功率附加效率为43.4%,临近沟道抑制比达到-100dBc,而静态偏置电流很低,只有109.7mA.     

A true logarithmic amplifier for radar IF applications

There are certain radar receivers where the settling time of an AGC loop is unacceptable and an amplifier is required which will compress the dynamic range instantaneously. A common technique for accomplishing this is to use a logarithmic amplifier. This has other advantages in radar applications in that a logarithmic amplifier can assist in separating wanted signals from unwanted signals known as `clutter' caused by unwanted targets such as raindrops. In systems such as MTI radar systems, where it is required to detect moving targets, the phase information is important hence the logarithmic output must be at the IF frequency. In order to preserve the phase information the phase shift or delay through the log amplifier should not vary with input signal level. This type of amplifier is known as a true logarithmic amplifier. The device described in this paper is capable of producing a true logarithmic amplifier with phase matching of /spl plusmn/4/spl deg/ over an 80 dB input dynamic range at 70 MHz.     

使用AD603和AD8318实现大动态范围IF接收机

通过对雷达接收设备中中频接收设备电路的基本原理的学习和研究,着重介绍了低噪声可变增益放大器AD603以及高精确度和温度稳定性的对数放大检波器AD8318的使用。最后以AD603,AD8318为核心放大器、检波器,详细阐述了中频接收机放大电路和检波电路以及滤波器电路的设计与实现,实现了超过100dB动态范围的IF接收机。最后通过测试提出了一些相关注意事项。     

A 100 MHz to 1 GHz Variable Gain Amplifier in a 8 GHz 1.2 µm BiCMOS Process

A variable gain amplifier with linear gain control has been implemented in a commercially available 8 GHz 1.2 µm BiCMOS process. The gain adjustment linearization is based on forcing a linearly controllable current through diode-connected transistors, thus generating an internal logarithmic control voltage for the Gilbert-type variable gain cell. A Cherry-Hopper type gain stage is used to provide most of the available gain. Thus, the maximum differential gain is 10 dB with over 1 GHz bandwidth and –6.9 dBm input –-1 dB compression power. Gain adjustment range of 50 dB at 200 MHz and 38 dB at 960 MHz is reported. The chip area is 1.15 × 2.15 mm and it consumes 40 mA from a 5 V supply.     

Low-power fully integrated and tunable CMOS RF wireless receiver for ISM band consumer applications

A 0.25-/spl mu/m single-chip CMOS single-conversion tunable low intermediate frequency (IF) receiver operated in the 902-928-MHz industrial, scientific, and medical band is proposed. A new 10.7-MHz IF section that contains a limiting amplifier and a frequency modulated/frequency-shift-key demodulator is designed. The frequency to voltage conversion gain of the demodulator is 15 mV/kHz and the dynamic range of the limiting amplifier is around 80 dB. The sensitivity of the IF section including the demodulator and limiting amplifier is -72 dBm. With on-chip tunable components in the low-power low-noise amplifier (LNA) and LC-tank voltage-controlled oscillator circuit, the receiver measures an RF gain of 15 dB at 915 MHz, a sensitivity of -80 dBm at 0.1% bit-error rate, an input referred third-order intercept point of -9 dBm, and a noise figure of 5 dB with a current consumption of 33 mA and a 2450 /spl mu/m/spl times/ 2450 /spl mu/m chip area.