怎样识别真伪CACHE

CACHE称为高速缓存,由处于CPU与主存之间的SRAM(静态存储器)组成.设置CACHE的目的是使CACHE内的指令和数据恰好是CPU近期所需的,这就使主机的速度提高到CACHE的速度的水平,从而接近CPU的速度.CACHE就其所处的位置分为:片内(INTERNAL)CACHE和片外(EXTERNAL)CACHE;就其工作方式可分为:写通(WRITE THROUGH)CACHE和写回(WRITE BACK)CACHE.     

网络存储阵列中CACHE的设计

CACHE是连接CPU与内存的一种高速缓冲存储器,用于提高系统的读写性能.本文中的CACHE正是借用了这个名词,而非真正的CACHE,用内存模拟CACHE来实现高速的数据缓冲.     

病毒究竟能否隐藏在CACHE中？

无论是CPU内部CACHE,还是主板上的CACHE,其工作原理是大体相同的,就是首先把预计在将来有可能使用到的数据或程序代码由速度较低的内存复制到速度较快的CACHE中备用,之后当需要从内存读取数据时首先检查该数据是否已经存在于CACHE中,如果存在CACHE中就可以直接在CACHE中读写以达到节约时间的目的。     

以空间换时间的CACHE

在使用电脑时,你会经常遇到CACHE这个词,它是什么意思?对电脑及用户有什么意义?什么是瓶颈?如何利用CACHE来减少和避免瓶颈对系统资源的浪费?读过《以空间换时间的CACHE》,你一定会有所收获的。     

嵌入式系统中的CACHE问题

描述了在实时嵌入式系统开发中遇到的与CACHE有关的问题。对引起这些问题的原因———CACHE和RAM的不一致性进行了讨论。最后,提出了解决问题的方法。     

VLIW体系中合一CACHE资源相关问题的解决方案

CACHE技术是现代计算机存储体系结构中普遍使用的一种重要技术。文章通过分析了合一CACHE和分离CACHE的特点,发现如果能解决合一CACHE中同时进行取指和存取数而引起的资源冲突问题,则能够更好地利用CACHE的功能。因此提出了一种VLIW体系中在合一CACHE的基础上增加一个填充指令BUF的方案,并从其指令界面的支持,硬件结构,和编译支持三个方面对该方案进行了阐述。并通过实例和实验数据证明它能够较有效地解决同时取指和取数的资源冲突问题。     

面向CMP体系结构的二级CACHE替换算法设计

片上多处理器体系结构（CMP）能够有效地挖掘程序线程级和指令级的并行性.典型的CMP体系结构中二级CACHE被多个处理器内核共享,这提高了二级CACHE利用率并且能避免复制存储器硬件资源.但内核的分支误预测导致错误路径上的LOAD缺失向共享的二级CACHE中写入无用数据,造成二级CACHE的污染.这降低了其他内核对二级CACHE空间的占用率,增加了二级CACHE缺失率,引起了存储资源在线程间分配的不均衡,甚至导致线程饥饿,影响处理器的整体性能.本文提出一种适用于CMP处理器的轻污染二级CACHE替换算法,优先将这些错误路径上的数据替换出去,缓解了二级CACHE污染对性能造成的影响.     

一种基于SQUID的流媒体代理CACHE的设计与实现

提出了一种基于SQUID的流媒体CACHE的设计和实现机制，它对层次编码的流能提供自适应的服务质量。首先给出了一个CACHE的体系结构，然后分别阐述了CACHE中的存储管理、预取策略和替换策略，最后给出了实验结果。     

二级CACHE故障两例

最近在朋友和笔者的微机上,均因主板二级CACHE故障,造成机器不能正常启动,但造成不能启动的原因却不同。现将出现的现象及解决方法简述如下,供大家在处理此类现象时参考。 故障1 出现“Starting MS-DOS…”提示后死机,最初怀疑是感染了病毒,但在用干净DOS软盘启动时,故障现象一样,且软驱灯常亮。这时怀疑是软驱和硬盘连接线没有接好,打开机箱重新接线,重启机器故障依旧。拆换另一台机器上的软驱、硬盘接口线,仍不能解决问     

基于实验的测试CACHE性能参数的算法及实现

论文介绍了一种用高级语言实现、通过实时实验的手段获取CACHE系统性能参数的算法,该算法有较好的实用价值。论文还提出了采用CPU时间戳作为高精度计数器的计数方法,实验结果具有很高的时间精度,同时给出了C语言实现的原代码及在PC机上的测试结果,粗略分析了实验中可能存在的实验噪声;并指出该算法对若干方面可能具有的重要参考价值。     

高速地址CACHE——散列表的应用

路由交换机转发IP包时，需要查找路由表获得转发路径。网络上实现此功能比较费时，尤其在一个比较大的网络中进行路由交换时，路由查找表会相当庞大。为了解决这个问题，可采用高速地址缓存加快路由查找过程。其基本思路是第一次IP包的路由确定后，以后的包直接转发。在具体实现中需要有一个高速缓存来暂存路由信息，以便使后续的到达同一目的地的IP包快速通过路由交换机。本文采用散列算法对高速地址缓存的实现进行了具体的探讨。高速地址CACHE——散列表的应用@陈文革$西安交通大学计算机教学实验中心!710049 @程向前$西安交通大…     

VLIW体系中合-CACHE资源相关问题的解决方案

CACHE技术是现代计算机存储体系结构中普遍使用的一种重要技术.文章通过分析了合一CACHE和分离CACHE的特点,发现如果能解决合一CACHE中同时进行取指和存取数而引起的资源冲突问题,则能够更好地利用CACHE的功能.因此提出了一种VLIW体系中在合一CACHE的基础上增加一个填充指令BUF的方案,并从其指令界面的支持,硬件结构,和编译支持三个方面对该方案进行了阐述.并通过实例和实验数据证明它能够较有效地解决同时取指和取数的资源冲突问题.     

基于ADSP-BF533的实时图像编码关键技术

该文首先重点介绍了CACHE技术在图像压缩中的实践应用,然后讨论DMA技术与全搜算法的几种结合方法。最后给出CACHE和DMA等技术在图像的实时压缩编码中所带来的效率的改进。     

软汉字WPS加速小窍门

在金山DOS汉字操作系统之上开发的WPS文书处理系统功能强大,深得用户好评。但软汉字版存在显示速度较慢的缺点,解决这一问题可采用PCTOOLS工具软件包中的PC—CACHE。PC—CACHE是磁盘缓冲程序,可使用常规内存、扩展或扩充内存,并可以同     

基于内容的代理服务器高速缓冲器研究

该文提出了一种新的加强代理服务器CACHE的技术。首先给出CHACE内容的标题层、逻辑层、物理层的三层模型。对其内容进行索引,以便比较、查询。并给出了考虑文件存储空间、访问时间的LRU算法,保证CACHE中内容总是最相关、使用率高的内容。提高了具有相同目的用户的访问效率。     

多处理机系统分析

多处理机系统中单个处理机对存储模块有两种访问方式：集中共享存储器和分布共享存储器。为了在访问时间上与高速的处理机相匹配，多处理机系统中要使用CACHE。对于出现的CACHE一致性问题，一般采用写废和写改策略来解决。本文主要讨论多处理机体系结构和Cache一致性问题及解决方法，并举例Sun Enterprise。     

减少BT下载对硬盘的损耗

关于如何解决BT下载损耗硬盘这个问题，有人提出修改硬盘的CACHE，方法如下：     

CACHE结构与设计

cache的基本结构、读策略、写策略及各种结构的优缺点.     

AMD Duron全集

AMD Duron CPU早在雷鸟发布前一个月就出现了,但是由于当时Socket A主板的缺乏,一直等到雷鸟CPU出来这后,大量Socket A主板推出,我们才了解到其性能,AMD Duron CPU与AMD Athlon和雷鸟的内核大致相同,它的L1 CACHE为128KB,12CACHE为64KB,外频为100MHz,它们都具有相同的FPU,相同的指令集,不同的是缓存,Duron的目标是低端市场,它具有0.18微米的制程和与雷鸟相同的超频性能。     

华硕SIS486主板的超频

本人有一台电脑,配置如下:华硕SIS486主板,无CACHE,Am5x86-133芯片,8MB内存,9680显示卡,四倍速光驱,总线工作频率跳线如下: