CVSD的算法、仿真及实现

译码中的低通滤波器采用汉宁窗实现,是因为它具有较窄的主瓣和较小的最大旁瓣。通过分析连续可变斜率增量调制(CVSD)的编译码工作原理,提出了CVSD的软件算法,并画出了编译码仿真软件流程图。同时权衡各种参数的影响,合理选取了各参数的值,用MATLAB对CVSD软件算法进行仿真。结果表明:量阶δ能够自动地随输入信号平均斜率的大小而连续变化,译码输出信号实现了对输入信号的理想逼近,最后在可编程逻辑器件(FPGA)中实现了CVSD调制功能。     

CVSD 与 PCM 编码转换算法

提出一种ＰＣＭ和ＣＶＳＤ之间的数字转换算法。该算法在无信道传输误码的影响下，不仅满足“多次转接时无误差积累”，保证多次转接时信噪比不变，还极大地提高了单次转接时的信噪比。并且根据《国标》和Ｇ．７１１建议设计了数字ＣＶＳＤ编译码器、数字ＰＣＭ编译码器。算法模拟结果表明，该转换算法是行之有效的，成为网间互联技术新的信源转换方法。     

基于专用CVSD芯片MC34115的单工话音基带传输设计

在话音信号的数字基带传输过程中，为了设计一种电路结构简单、占据频带较窄、可靠性高的数字话音通信系统，调制解调方式的选取是一个重要环节，对CVSD芯片编译码原理、引脚功能以及实际应用电路结构进行了介绍和分析；同时采用信道HDB3编码传输，设计了以CVSD芯片为核心的低误码率，单工通话时不需要严格收发同步的长距离数字电话系统，此系统在极大地简化了电路结构的基础上还降低了数字信号的带宽。     

BGH（15，7）码性能仿真及编译码的DSP实现

本文用SIMULINK仿真软件对BCH(15，7)码的纠错性能进行了仿真分析，并重点介绍了其编译码的DSP实现方法。     

(2,1,7)维特比译码器的并行算法实现

在卫星通信中,高、中速卷积码的应用极为广泛,译码器的硬件实现一直受速度的制约,随着微电子技术的发展,可编程器件的广泛使用,对于中高速(2,1,7)卷积编码的Viterbi(维特比)译码器,完全由硬件实现已成为可能。在并行算法设计中,ACS运算器的硬件规模占了整个译码器硬件的一半以上,如果在FPGA(可编程门阵列)中使用多路复用技术来实现(2,1,7)Viterbi译码,可以减少约2／3的器件规模。     

软件无线电台频率源模块的FPGA实现

为实现全数字化、软件化和可编程化的软件无线电频率源模块，给出了一种实用的软件无线电频率源模块的FPGA实现方案．该方案利用DDS技术，使用高性能FPGA器件，基于VHDL和“兆功能”库设计，使所有过程软件化、数字化，输出信号更具有高精度、高稳定度等特点．仿真结果表明了该方案的正确性，     

基于PCI总线的语音信号处理系统设计与实现

PCI总线是目前比较先进的 PC机总线 ,已经取代了 ISA总线 ,成为 PC机总线的主流。基于PCI总线上开发的语音信号处理系统 ,在硬件实现上 ,通过 PCI桥芯片与 TI公司的‘C5 4x系列定点DSP相连 ,采用 CPL D完成逻辑译码与电平转换 ;在语音压缩算法上 ,用‘C5 4x汇编语言编写了ADPCM算法 ,通过 DSP的 HPI口将程序传送到芯片内部存储区。通过实际的制作和调试 ,取得了很好的压缩效果 ,从而验证了设计方案的正确性。     

基于FPGA和ARM的AES算法设计和实现

针对于高级加密标准(AES,advanced encryption standard)硬件实现的可重构与效率问题,提出了一种基于现场可编程逻辑器件(FPGA,field programmable gate array)和微处理器ARM(advanced RISC machines)的AES设计方法。基于电子密码本(ECB,electronic code book)操作模式,可完成AES所有标准的加密和解密,并进行了工程实现与验证,可作为IP(intellectualproperty)核使用。为实现理想的数据吞吐率/面积比,结合AES和FPGA的特点,对字节替换和密钥扩展采用查表的优化算法,并提出了列混合的优化结构,在保证运算速度下节约了器件资源。利用FPGA内部自带的双端口可配置随机存取存储器(RAM,random access memory)作为信息与密钥的缓存,解决存储和ARM与FPGA时序问题。在进行资源与速度的分析和与3种典型设计比较后的结果表明,具有最好的吞吐率/面积比。     

基于CPLD的2PSK解调器设计方案及实现

针对2PSK信号的特点,提出了一种基于CPLD的2PSK信号解调器设计方案。此方案先将2PSK信号通过比较器等进行二值数字化,再用VHDL语言对此数字化后的二值逻辑信号进行数字滤波、延迟、逻辑运算和识别等处理,实现对2PSK信号的非相干解调。叙述了该方案的工作原理及设计思想,并用复杂可编程逻辑器件CPLD予以实现。最后,给出了程序设计和仿真波形。     

用PLD实现雷达情报的光纤传输

采用可编程逻辑器件，实现了一种可传输雷达情报信息的光纤传输系统，并给出了仿真波形．该系统具有较小的电路复杂性．较高的性价比，可以方便地通过改变程序对系统进行升级和改进。     

基于FPGA时域有限差分算法的设计与实现

以时域有限差分法的二维形式为例,用Verilog HDL语言加以实现.采用32位单精度浮点数进行加减法和乘法运算,以保证计算的精度.通过modelsim软件仿真,以Altera FPGA的硬件实现来确保设计的正确性.实验结果显示,基于FPGA的时域有限差分法硬件实现方法对提高速度效果明显,是提高算法性能的有效途径.     

基于FPGA离散分数阶傅里叶变换算法的实现

为在可编程逻辑门阵列(FPGA)上实现离散分数阶傅里叶变换(DFRFT),对多种DFRFT算法进行比较分析,并选用Ozaktas提出的离散快速算法做了基于FPGA的实现。在对该算法进行理论分析的基础上,对快速算法的计算过程做优化处理,并给出仿真结果比较。在保证精度要求下,提出详细的FPGA实现方案。工程实际应用表明:该方法具有优良性能。     

一种低码率声码器的算法研究及DSP实现

介绍一种传输速率为５．３ｋｂｐｓ的声码器,它采用代数码本激励性测编码算法,采用了高效的码本结构,码本搜索技术,并用ＡＤＳ公司的定点数字信号处理芯片ＡＤＳＰ２１８１加以实时实现。     

心率诊断的FPGA硬件实现及仿真

心电（ECG）信号的检测和分析,是临床了解心脏功能、辅助诊断心血管疾病和评估其他治疗效果的重要手段。对心电信号检测方法进行了扼要分析,给出了一种采用动态阈值来检测R波群的方法。在此基础上提出了一种基于现场可编程门阵列（FPGA）硬件实现心率诊断的方案,结合QuartusⅡ进行软硬件仿真,说明本法对R波的检测和识别是切实可行的,有助于对心电信号诊断的准确判断。     

复自适应均衡器的研究及实现

通过对HFC广播有线电视信道中的16QAM信号的研究,分析了噪声及信道特性对QAM信号的影响,提出了用自适应均衡器来提高QAM信号的传输质量,并用复杂可编程逻辑器件(CPLD)实现该均衡器。采用CPLD技术可大大增加均衡器的可靠性、灵活性,同时也缩短了设计周期。该均衡器可运用于实际的有线通信系统,从而为复信号的均衡提供了一个技术方案。     

一种雷达视频信号压缩编码的算法及实现

脉压技术使视频回波变窄，对雷达图像压缩编码提出了更高的要求．在对雷达图像特点进行较深入的分析后，提出了一种新的雷达视频信号压缩编码算法，完成了电路设计及仿真，并分析了该方法的优点及压缩性能．     

基于FPGA的并行FIR数字滤波器硬件实现及优化

阐述了基于有限脉冲响应数字滤波器FIR的可编程逻辑器硬件实现的优化和改进方案.介绍了FIR滤波器原理及传统线性FIR滤波器的实现结构,提出了并行FIR滤波器的结构改进思路,详细地说明了各模块具体功能的实现及采用技术,最后给出了并行FIR的拓展应用方案.     

有源滤波器的谐波检测算法及仿真实现

谐波电流检测的准确性是有源滤波器可靠运行的首要环节.在传统谐波检测算法的基础上采用一种基于三相瞬时无功功率理论的改进的ip-iq算法,并在MATLAB/Simulink下进行建模仿真.结果表明,该谐波电流检测算法能够及时、精确的检测到负载产生的谐波电流,从而使控制装置产生的补偿电流能够精确得跟踪指令电流,最终达到精确补偿负载谐波的目的.     

电液控制系统中管道动态特性的仿真及软件实现

为深入探讨电液控制系统中管道动态特性的作用机理，开发了一种针对典型电液控制系统频率特性研究的通用动态仿真软件。重点介绍了该程序的设计思想，主要结构特点及对典型问题的处理方法，并给出了一些应用实例。     

基于FPGA的IIR滤波器研究及仿真实现

在现代电子通讯、视频和图像处理等系统中,对信号处理要有实时性和灵活性,而现有的DSP处理器难以同时满足这两方面的要求。随着可编程逻辑器件和EDA技术的发展,FPGA（Field-Programmable Gate Array）在性能、成本、灵活性和功耗等方面的优势突显出来,基于FPGA的信号处理器已广泛应用于各种信号处理领域。数字滤波器是现代数字信号处理系统的重要组成部分之一。IIR数字滤波器又是其中非常重要的一类滤波器,因其可以较低的阶次获得较高的频率选择特性而得到广泛应用。笔者根据IIR数字滤波器的基本结构,研究级联方式的IIR滤波器的FPGA设计实现。并在Xilinx的ISE和Modelsim软件的平台上进行了仿真,结果证明IIR滤波器能够得以实现。