GAT双极晶体管的高频高压兼容特性

建立了GAT器件集电结耗尽层电位分布和电场分布的二维解析模型,定量研究了GAT的栅屏蔽效应和GAT的基区穿通电压VPI并且解释了该器件实现高频率与高电压兼容的实验结果.该模型可供优化设计双极型高频、高压、低饱和压降功率器件参考.     

高频双极晶体管工艺特性研究

高频双极晶体管由于具有高频、电流放大等特性,已广泛应用到放大器电路、电动机、高频雷达、航空航天工程等领域。对目前典型的高频双极晶体管制作工艺进行了分析与探讨,重点研究了制作工艺中的难点,包括集电极深N阱工艺、多晶硅刻蚀工艺、多晶硅发射极工艺。设计并试制了工程样品,对于关键工艺对器件结构及参数的影响进行了详细的研究,可为实际的生产制造提供理论指导。     

新型半导体器件—联栅晶体管（GAT）

联栅晶体管（ＧＡＴ）是一种介于双极型晶体管和结型场效应晶体管之间的电流控制型电力电子器件。本文介绍了ＧＡＴ的结构、特点及其应用。     

异质结双极晶体管高频噪声建模及分析

提出了一个T等效异质结双极晶体管高频噪声电路模型.该模型是对通常用在硅双极晶体管中的Hawkins噪声模型进行改进得到的,主要的改进包括发射极理想因子、发射极电阻、内部BC结电容、外部BC结电容和其它寄生元素对器件噪声性能的影响.为了从等效噪声电路模型中计算出精确的噪声参数,采用了噪声相关矩阵法来计算噪声参数,从而避免了在等效电路变换中可能产生的简化和复杂的噪声测量.进一步利用该模型分析了等效电路元素对器件最小噪声系数的影响,分析计算结果和物理解释一致.同时通过基于异质结双极晶体管器件物理的公式,给出了器件参数对器件最小噪声系数的影响.     

异质结双极晶体管高频噪声建模及分析

提出了一个T等效异质结双极晶体管高频噪声电路模型.该模型是对通常用在硅双极晶体管中的Hawkins噪声模型进行改进得到的,主要的改进包括发射极理想因子、发射极电阻、内部BC结电容、外部BC结电容和其它寄生元素对器件噪声性能的影响.为了从等效噪声电路模型中计算出精确的噪声参数,采用了噪声相关矩阵法来计算噪声参数,从而避免了在等效电路变换中可能产生的简化和复杂的噪声测量.进一步利用该模型分析了等效电路元素对器件最小噪声系数的影响,分析计算结果和物理解释一致.同时通过基于异质结双极晶体管器件物理的公式,给出了器件参数对器件最小噪声系数的影响.     

高频、高压晶体管设计与制造工艺研究

本文介绍了高频、高压主双极型晶体管的一种设计结构和制造工艺,用该设计与工艺做出了耐压大于200V、fT大于200MHz的产品。     

SOI全介质隔离与高频互补双极兼容工艺

ＳＯＩ材料的全介质隔离技术与高频互补双极工艺的结合是研制抗辐照能力强、频带宽、速度高的集成运算放大器的理想途径，从实验的角度提出了一种ＳＯＩ材料全介质隔离与高频互补双极工艺兼容的工艺途径。     

具有新平面终端的高压双极晶体管

1 引言在达到双极功率技术的最大性能之前仍需做许多工作。但是随着离子注入和微细光刻之类的半导体工艺的发展,功率器件技术已取得了许多进展。不断地改进了双极功率晶体管的维持能量,电流分散和开关速度。为满足功率电子学产业的需要,在耐久性,维持电压和工作频率方面也取得了进展。     

绝缘层/有源层界面修饰及对有机薄膜晶体管性能的影响

制备了具有修饰层的有机薄膜场效应晶体管,采用高掺杂Si作为栅极,传统的无机绝缘材料SiO2作为栅绝缘层,有机绝缘材料PMMA或OTS作为修饰层,CuPc作为有源层,Au作为源、漏极.测试结果表明,采用经过修饰的栅绝缘层SiO2/OTS和SiO2/PMMA的两种器件的开关电流比最高可达8×104,迁移率最高为1.22×10-3cm2/(V·s),而漏电流仅为10-10A,总体性能优于单层SiO2器件.     

Dual‐Gate Organic Field‐Effect Transistors as Potentiometric Sensors in Aqueous Solution

Buried electrodes and protection of the semiconductor with a thin passivation layer are used to yield dual‐gate organic transducers. The process technology is scaled up to 150‐mm wafers. The transducers are potentiometric sensors where the detection relies on measuring a shift in the threshold voltage caused by changes in the electrochemical potential at the second gate dielectric. Analytes can only be detected within the Debye screening length. The mechanism is assessed by pH measurements. The threshold voltage shift depends on pH as ΔV_th = (C_top/C_bottom) × 58 mV per pH unit, indicating that the sensitivity can be enhanced with respect to conventional ion‐sensitive field‐effect transistors (ISFETs) by adjusting the ratio of the top and bottom gate capacitances. Remaining challenges and opportunities are discussed.     

HfO2高K栅介质薄膜的电学特性研究

研究了高 K(高介电常数 )栅介质 Hf O2 薄膜的制备工艺 ,制备了有效氧化层厚度为 2 .9nm的超薄MOS电容。对电容的电学特性如 C-V特性 ,I-V特性 ,击穿特性进行了测试。实验结果显示 :Hf O2 栅介质电容具有良好的 C-V特性 ,较低的漏电流和较高的击穿电压。因此 ,Hf O2 栅介质可能成为 Si O2 栅介质的替代物。     

亚微米栅长调制掺杂场效应管(MODFET)的制造

本文简述了调制掺杂场效应管(MODFET)材料参数的设计原理,0.2μm栅长T型栅的制造工艺以及为了获得0.2μm栅长的器件所要求的电子束曝光的详细条件.虽然所用材料的缓冲层纯度不够高(～1×10~(15)cm~(-3)),但由于采用了T型结构,器件室温跨导值仍达到了200mS/mm,在77K为375mS/mm.     

含氟超薄栅氧化层的抗击穿特性研究

对含 F超薄栅氧化层的击穿特性进行了实验研究。实验结果表明 ,在栅介质中引入适量的 F可以明显地提高栅介质的抗击穿能力。分析研究表明 ,栅氧化层的击穿主要是由于正电荷的积累造成的 ,F的引入可以对 Si/Si O2 界面和 Si O2 中的 O3 ≡ Si·与 Si3 ≡ Si·等由工艺引入的氧化物陷阱和界面陷阱进行补偿 ,从而减少了初始固定正电荷和 Si/Si O2 界面态 ,提高了栅氧化层的质量。研究结果表明 ,器件的击穿电压与氧化层面积有一定的依赖关系 ,随着栅氧化层面积的减小 ,器件的击穿电压增大。     

含N超薄栅氧化层的击穿特性

研究了含 N超薄栅氧化层的击穿特性 .含 N薄栅氧化层是先进行 90 0℃干氧氧化 5 m in,再把 Si O2 栅介质放入 10 0 0℃的 N2 O中退火 2 0 min而获得的 ,栅氧化层厚度为 10 nm.实验结果表明 ,在栅介质中引入适量的 N可以明显地起到抑制栅介质击穿的作用 .分析研究表明 ,N具有补偿 Si O2 中 O3≡ Si·和 Si3≡ Si·等由工艺引入的氧化物陷阱和界面陷阱的作用 ,从而可以减少初始固定正电荷和 Si/ Si O2 界面态 ,因此提高了栅氧化层的抗击穿能力     

TIGBT的瞬态解析模型

提出了一种含缓冲层的沟槽绝缘栅双极晶体管(TIGBT)的瞬态解析模型。该模型不仅考虑到TIGBT的高掺杂缓冲层处于小注入状态，分析了缓冲层对TIGBT关断特性的影响，而且还考虑了槽底电子积累层引起的基区电导调制作用的影响。通过与数值模拟结果的比较，表明该模型能准确地描述TIGBT瞬态时的物理特性。     

栅氧化层制程对IC产品可靠性的影响

栅氧化层变薄的趋势使得栅氧化层制程对IC产品可靠性的影响成为业界关注的焦点之一。在0.18μm工艺的基础上,针对6V器件对应的氧化层,设计了两种不同的栅氧化层生长方式,并对这两种方法生长的栅氧化层进行了电压扫描的可靠性测试验证,并结合失效分析的结果对氧化层质量进行了分析。实验结果表明,将湿氧法(WGO)与高温氧化物沉积(HTO)工艺相结合,极大地提高了栅氧化层厚度的均匀性,增强了产品可靠性。     

静电屏蔽晶体管GAT的结构研究

本文介绍了静电屏蔽晶体管（ＧＡＴ）的结构与器件性能，该器件具有高耐压，高速和低饱和压降等优良特性。本文对该器件的结构作了较为详细的分析研究。