基于门控时钟的寄存器传输级功耗优化

随着深亚微米技术的发展,功耗已经成为现代超大规模集成电路设计中的一个主要设计约束.本文在设计多点控制协议MPCP模块中,采用插入门控时钟这一技术以降低芯片功耗.针对插入门控寄存器造成测试很难控制这个问题,采取在锁存器的前后加入控制点的方法,解决了由于插入门控时钟而对可测性造成的影响.最后,使用SMIC的0.25um CMOS工艺,并用Synopsys的power complier进行功耗优化,达到了很好的效果.     

基于加权数据通路的RTL级低功耗SoC设计

低功耗是SoC设计与评估的重要技术指标之一,现利用加权数据通路,提出一种新的低功耗SoC设计方法。该算法首先利用程序切片技术提取RTL级数据通路,然后采用贝叶斯网络训练获得各数据通路的权重(使用频率),以形成加权数据通路,最后根据各路径权值控制门控信号的产生,对权值小的通路优先插入门控逻辑或合并门控逻辑,从而有效降低系统功耗。实验结果表明,该算法与已有ODC低功耗算法相比功耗平均下降8. 38%,面积开销平均减少6.8%,同时数据通路的简化也使得算法计算负荷大幅下降。     

寄存器传输级测试用例生成算法

基于控制流图／数据流图层次模型,以分支覆盖、位功能覆盖以及语句可观测覆盖为目标,给出一个高层次测试用例生成算法,并最终实现一种可行的RTL级测试生成算法．实验结果表明,在较少的测试生成时间下,该算法可生成相对短的测试序列,得到与其他方法相当或略差的测试效果．此外,该算法因采用了测试用例技术而具有良好的灵活性．     

基于SystemC的寄存器传输级编程方法探讨

寄存器传输级建模在数字电路设计、仿真,验证过程中应用广泛.在介绍使用SystemC进行数字电路设计的优势后,详细阐述了基于SystemC的RTL设计方法.随后针对RTL设计需要较深的专业知识、代码复用率低、验证困难等问题,分析了一种计算模型--有限状态机的基本原理,并在此基础上提出了面向状态的RTL编程解决方案.两种不同方法均以通用移位寄存器的建模为例.最终通过对比仿真,展示了使用面向状态方法编程在寄存器传输级设计过程中的一系列优点.     

一种高速低功耗的三端口寄存器堆的设计

本文阐述了一个 1 2 8× 32 bits的三端口寄存器堆的高速低功耗设计 ,说明了分块结构的确定、存储单元的改进以及其他部分电路的设计。在 TSMC0 .2 5 μm CMOS工艺下实现版图的设计 ,并在 2 .5 V工作电压下进行了后仿真。该寄存器堆的工作频率最高可达 5 0 0 MHz,功耗约为 5 5 mw。     

基于结构级的低功耗设计方法

随着移动设备需求量的不断增大和芯片工作速度的不断提高，芯片的功耗已经成为电路设计者必须考虑的问题，对于芯片整体性能的评估已经由原来的面积和速度的权衡变成面积、时序、可测性和功耗的综合考虑，并且功耗所占的权重会越来越大．文中主要讲述通过不同方法在进行结构设计时如何实现低功耗设计，比如采用并行结、流水结构、优化编码风格等等。     

基于规则的寄存器传输级ALU工艺映射算法的研究

提出寄存器传输级工艺映射（RTLM）算法，该算法支持使用高层次综合和设计再利用的现代VLSI设计方法学，允许复杂的RT级组件，尤其是算术逻辑单元（ALU）在设计中重用，该映射算法使用目标ALU组件来实现源ALU组件，映射规则通过表格的方式给出，此算法对于规则结构的数据通路特别有效，应用k阶贪婪算法的实验结果表明，RTLM在高层次综合中对数据通路组件再利用是一种有效的方法。     

系统级CMOS电路的低功耗设计

随着集成电路规模的增大和工作频率的提高，功耗已经成为面积和性能之外的主要设计目标。低功耗设计可以在不同的设计层次进行考虑，早期的设计确定了系统的构架，对功耗的影响最大，因此本文重点探讨了RTL级和系统级的低功耗设计，具体的途径有：实行有效的功耗管理；采用并行处理和流水线结构；采用分布式的数据处理结构以及用专用电路代替可编程处理器。     

V-PIM中低功耗分体多端口向量寄存器文件设计

向量处理逻辑与DRAM相结合形成向量PI(MV-PIM)结构,可充分利用PIM结构的高带宽特性。向量寄存器文件是V-PIM的关键资源,其端口数和容量大小直接影响着向量处理器的频率和功耗。设计一个低功耗、高速、多端口的向量寄存器文件是向量处理器数据通路设计的重要任务之一。文章描述了采用多个端口数较少的寄存器体通过交叉互连构成多端口向量寄存器文件的设计方案,实验表明多体交叉结构的向量寄存器文件在功耗、面积等方面比单一的多端口结构具有明显优势。     

感应传输温盐深链水上低功耗控制系统设计

感应耦合数据传输温盐深（ CTD）链是采用感应耦合技术实时获取CTD链上多台水下CTD传感器采集数据的仪器。以MSP430为主控制器,设计低功耗的水上控制系统,实现了控制水下传感器的采集、获取并存储水下传感器数据、与浮标上位机通信等功能。测试表明：该水上控制系统运行平稳,且在降低功耗方面有很好的性能。     

Register Clustering Methodology for Low Power Clock Tree Synthesis

Clock networks dissipate a significant fraction of the entire chip power budget. Therefore, the optimization for power consumption of clock networks has become one of the most important objectives in h...     

基于压缩感知的RTL级功耗估算仿真

系统芯片功耗动态评估往往需要仿真不同的向量集,估算速度慢;为减少SoC功耗估算时间,结合压缩感知优越的稀疏表示能力,设计一种快速的RTL级功耗估算方案;首先根据芯片RTL描述生成模拟输入矢量,然后利用压缩感知生成原始输入矢量的良好近似表示或精确表示,以减少输入矢量规模,并将其作为新的输入矢量,最后用经压缩的新矢量序列来仿真电路,从而计算出芯片功耗;仿真实验表明,这种功耗估算方法能在保持非常高的精确度的同时,比同类方案缩短仿真时间约28%。     

用于低功耗设计和测试的自适应触发器

提出一种触发器结构——自适应触发器,它可以同时降低VLSI电路的工作功耗和扫描测试时的功耗,自适应触发器监视D端和Q端的逻辑电平,当两者的逻辑电平相等时,就会自动把触发器的内部时钟停在逻辑高电平;否则,触发器要跳变时,就会自动地恢复触发器的内部时钟,在触发器的跳变率较低时,自适应触发器能有效地降低触发器的功耗,同DL—DFF和时钟门控相比,自适应触发器具有不需要附加额外电路,并能同时降低电路的工作功耗和扫描测试功耗的优点。     

基于RFID的低功耗邮件识别系统设计

为方便速递企业进行邮件处理,提出一种基于无线射频识别的低功耗邮件信息识别系统。针对标签碰撞问题设计防碰撞算法,从元器件、电源及软件等方面进行低功耗设计,给出算法流程并进行仿真。实验结果表明,提出的防碰撞算法在识别效率、通信复杂度等方面较传统算法有明显改善。该系统可实现对邮件信息的快速采集,以及邮件管理的实时化和可视化。     

Why RTL ATPG?

Register Transfer Level(RTL)Automatic Test Pattern Generation(ATPG) has been of wide conceran for two decades .Meanwhile gate-level ATPG has made remarkable progress in dealing with large circuits.An argument is then posed.Do we need RTL ATPG in the case of gate-level ATPG capable of generating tests for large circuits? This paper attempts to answer this question .The necessity,difficulty,and major interests of RTL ATPG are reviewed.     

中小尺寸液晶屏图形显示控制芯片的低功耗设计

在VLSI设计中,低功耗的要求已经变得越来越重要。低功耗设计可以在不同的设计层次考虑．采用低功耗技术的层次越高,对功耗的改善越显著。本文针对一款中小尺寸液晶屏图形显示控制芯片的设计,提出了一种有效的低功耗设计方案。通过功耗分析比较表明．该设计方案极大的改善了这款芯片的功耗特性。