ISP1362 USB OTG控制芯片及其应用

ISP1362是飞利浦公司推出的OTG解决方案系列中产品，它在单芯片上集成了一个OTG控制器、一个高级主控制器(PSHC)和一个基于飞利浦ISP1181的外设控制器。ISP1362的OTG控制器完全兼容USB2．0及On-The-Go Supplement 1．0协议，主机和设备控制器兼容USB2．0协议，并支持12Mbit／s的全速传输和1．5Mbit／s的低速传输。文中介绍了ISP1362的结构特点、引脚功能及应用。     

基于FPGA的激光数据采集系统的设计

利用FPGA作为主控制器设计数据采集系统,与传统的采集系统利用单片机或DSP相比有着较为明显的优势.利用FPGA丰富的I/O资源、并行处理能力和用户可定义的逻辑优势,利用片外存储器进行数据暂时缓存,通过USB接口芯片与PC机通信,完成对数据采集的全过程.     

基于AVR单片机的ISP1362 OTG设计

基于标准的USB2．0协议,以AVR单片机ATmega32作为核心、ISP1362为USB-OTG物理接口芯片,设计了一种USB OTG主／从机的系统,该系统能满足USB数据存储与交换的需求,可以实现各种不同的设备或移动设备间的通信。     

基于FPGA的可复用SPI总线实现

SPI协议以其协议简单、通信速度快的特点正得到越来越广泛的应用。本文根据SPI总线标准,采用可综合的Verilog HDL语言完成了一种工作模式为SPI0的接口电路设计,并基于FPGA实现了这种高速可复用的SPI总线硬件电路。实验测试结果表明,该SPI总线接口满足实际应用需求。     

基于FPGA和DDS的信号源设计

设计一种基于FPGA和直接数字频率合成(DDS)的信号源.介绍DDS的工作原理,采用基于1/4波形的存储器设计技术可提高系统的分辨率和降低FPGA资源的利用率,采用DAC0832作为D/A转换器.该系统设计通过验证,并给出多种验证波形.实践表明,该系统具有运行可靠,设计成本低廉与功能易扩展等特点,具有一定的实用价值.     

基于FPGA的PPM系统设计与实现

给出了脉冲位置调制(PPM)系统的设计方案,并基于FPGA通过简明的Verilog代码实现了该设计,时序仿真结果验证了所设计的系统能够满足PPM系统的要求,并在满足一定性能需求的情况下消耗了较少的逻辑资源.     

基于ISP1362的U盘MP3播放器设计

本文使用AT89C51SND1作为主控制器和MP3解码器,ISP1362作为USB主机,将U盘中的MP3文件读取出来并进行播放,实现了MP3播放器中解码单元与存储单元的分离。     

基于FPGA的多路数据采集系统的设计

简述了机车轮对踏面擦伤的相关背景、根本原因以及相关危害,结合FPGA小体积、易操作、智能化以及易控制等优势,设计出了一种基于FPGA的振动加速度检测轮对踏面擦伤的系统,实现了5路数据的多路采集。文中程序部分是用Verilog HDL语言,并利用ISE和Modelsim软件进行了仿真,验证了设计功能的正确性,得到了满意的结果。     

基于FPGA的快速加法器的设计与实现

加法器是算术运算的基本单元，可以有多种实现结构，采用不同的结构实现其耗用的资源和运算的速度也各不相同。本文研究了基于FPGA的常用加法器的结构及其设计方法，对各自性能加以分析比较，在此基础上采用流水线结构设计了一个8位的加法器。并在Xilinx公司的ISE5．2i软件环境下，采用VHDL和Verilog HDL硬件描述语言进行了设计实现并使用Modelsim进行仿真验证，在此基础上对其性能进行了比较分析。实验结果表明流水线加法器的速度高于其他结构实现的加法器。     

基于FPGA的PPM调制解调系统设计

光通信技术的蓬勃发展对调制解调技术提出了更高的要求,脉冲位置调制（PPM）有较高的平均功率利用率,传输速率以及较强的抗干扰能力,能够很好地满足实际需求。从脉冲位置调制的基本原理出发,基于FPGA对PPM调制解调系统进行设计,特别是对PPM的帧同步进行详细说明,并用Verilog HDL语言对系统进行时序仿真,验证了设计的正确性。     

基于FPGA的RS编码器的设计与实现

RS码是线性分组码中一种典型的纠错码,既能纠正随机错误,也能纠正突发错误.在现代通信领域越来越受到重视.文中介绍基于FleA使用Verilog-HDL语言的RS(15,9)编码器的设计方法,并在QuartusII 5.0软件环境下进行了功能仿真,仿真结果与理论分析相一致,该设计方法对实现任意长度的RS编码有重要参考价值.     

FPGA在雷达定时器中的应用

定时器是雷达系统的重要部分,它为雷达全机提供所需的各种主脉冲定时信号和波门定时信号.介绍了FPGA(现场可编程门阵列)在定时器中的应用,着重叙述了定时器原理.该定时器的特点是:采用大容量FPGA,尽可能在FPGA内部实现所有功能,减少外围器件,以达到统一板级设计、提高定时精度及可靠性、降低成本、实现硬件的灵活配置的目的.     

PID算法的FPGA实现

PID控制器作为一种传统的控制方法在现代工业现场应用仍然非常广泛,实际工程中使用的PID控制系统多为基于单片机技术的软件实现,其实时性与抗干扰性能并不理想。本文采用现场可编程逻辑门阵列(FPGA)来设计一款硬件PID控制器,很好地克服了软件实现方案的上述缺点。实际运行结果表明,采用该方法可明显改善效果,在简化设计的同时可以提高系统的实时性和抗干扰性。     

基于FPGA的数字视频监控系统设计

详细介绍了基于FPGA的视频监控系统设计。该系统具有高精度、高速和高效等优点,设计灵活。用Verilog HDL语言来实现各个模块的编写,使硬件设计更简单。该系统通过OV9650摄像头获取图像数据,经过FPGA采集、缓存、数据变换,最终在VGA显示中显示。     

基于FPGA的TFT-LCD控制器的设计和实现

在Verilog HDL设计的行、场扫描时序基础上,设计并实现了基于FPGA的TFT-LCD控制器。该控制器在修改行、场扫描时序后可以驱动不同分辨率的TFT-LCD,具有很好的移植性。     

基于FPGA非相干包络码跟踪环设计

非相干的包络同步码跟踪环不依赖载波跟踪的相位特性,可以解决在信噪比非常低的条件下的本地扩频码和接收扩频码的码同步,进而完成扩频码的稳定跟踪。根据非相干的包络码跟踪环的原理,利用Verilog设计了一个完整的非相干的包络码跟踪环的电路。在设计过程中利用IP核中的乘法器、IIR滤波器、DDS数字频率合成器,简化设计难度并快速形成设计模块。在采用XilinxISE实现上述关键部分电路的设计基础上,同时利用SynplifyPro对设计模块进行了综合,并在Modelsim6.0中对电路进行了功能波形仿真,证明了设计的可行与合理性。这种解决方案相对常规方法既具有软件验证的灵活性,又具有硬件的执行效率。