快速图像数据采集与显示控制器的设计

介绍了金属氧化物半导体图像传感器的基本格式,提出了一种基于可编程逻辑器件的高速数据采集方法,并采用Verilog设计了专用高速图像数据采集控制器,实现了大容量数据采集与存储功能,解决了通用处理器采集速率慢的瓶颈,并省掉了先进先出缓存器,减轻了处理器的运行开销,同时,利用软核NIOSII对图像进行处理和图像显示．实验表明,所提出的方法提高了图像数据采集的速率,并具有更高的灵活性．     

高速数字图像采集显示系统的设计与研究

为满足实时显示高速数字图像的需求,分析了CameraLink接口技术和VGA（VideoGraphicsArray）接口协议的标准。根据VGA接口具有多种显示模式,设计了以FPGA（FieldProgrammableGateArray）为核心处理器的数字图像采集显示方案。FPGA通过CameraLink接口采集图像数据,并对图像进行缓存处理,对FP-GA构造VGA接口的时序信号和控制视频D／A进行数字量的模拟化。实验证明,该系统实现了图像的实时显示。人机交互和采集后的图像可以进行长距离传输。     

一种以单片机为核心的FPGA配置系统

给出了一种以单片机为核心的FPGA配置系统,该系统可实现与PC机的通信,可实现多功能电路结构重配置技术,且结构简洁、携带方便、能适应现场工作的需要。     

高速图像采集系统的研制

针对研究院所研制的产品具有多传感器和数据传输速度快等特点,提出一种基于面向仪器系统的外设部件互连标准扩展总线平台的实时高速数据采集系统的设计方法,用于实现对产品性能的检测.该系统通过现场可编程门阵列将多通道传感器信号调理成为单通道低电压差分信号供图像采集卡进行采集,在上位机中采用LabVIEW的编程环境中构建的测试软件对采集得到的图像信号进行解析和存储,并将解析的结果按照一定的显示形式在虚拟仪器的面板上显示.测试软件可以通过对解析结果分析被测产品是否出现故障,并对故障信息进行记录和定位,操作员可以通过回放存储的数据对出现故障进行深入分析其原因.实验结果表明,在对100帧/秒、每帧图像为128×128×16位的实验环境中,在LabVIEW强大的自动多线程的编译环境下,只需要很低CPU的使用率和内存占用率就可以保证系统的图像采集、分析、存储和显示等多个线程准确有序的并行运行.测试系统有效地实现了高速图像信号的实时采集和分析,并且为传输速度更快的图像采集系统提供了一种可能性.     

FPGA的汉明码数据传输系统的设计

为提高数据传输系统的通信准确度,提出了一种基于FPGA的并行、串行数据相互转换的汉明码数据传输系统.系统的数据发送部分对并行的原始数据进行汉明编码,PDU格式生成,以及数据并串转换的处理.通过一对I/O端口发送和接受串行数据.数据接收部分将接收到的串行数据转换成并行数据;确认得到一组完整的PDU格式数据后,如果有必要,对其进行汉明解码纠错,得到正确的原始数据.利用了Simulink分别对未采用汉明码和采用汉明码的系统进行通信仿真.仿真结果表明:采用汉明码可以降低系统9%的错误比例.     

一种数据加密标准算法的FPGA实现

该文介绍了数据加密标准算法,讨论了该算法的一种IP核设计及其FPGA实现。为了节省硬件的面积资源,重复操作一个轮函数,以时间换空间,从而得到硬件资源占用的最小化;采用ROM实现了数据加密标准算法中关键的S盒变换功能,减少了程序对编译器的依赖性。该设计代码效率高,占用系统资源少,已经在现场可编程门阵列器件上得到了实现。     

一种PCI总线接口的设计

对外设部件互连标准(Peripheral Component Interconnect,PCI)总线接口进行分析和研究,提出一种PCI总线接口的设计方案。利用模块化的设计方法设计PCI总线接口,并介绍主/从接口状态机模块和工作过程。用Modesim软件对PCI接口的硬件设计进行功能仿真。仿真结果表明,该设计能够满足PCI总线的时序要求。     

基于FPGA的增量式PID控制器的研究与实现

PID控制器的可靠性与实时性是使运动控制系统精确定位的重要环节,本文在分析数字PID控制算法的基础上,采用现场可编程逻辑门阵列(FPGA),应用自顶向下的设计方法,采用硬件设计语言VHDL语言进行编程,设计了增量式数字PID控制器.仿真结果表明,该设计方法是可行的,设计模块正确.     

惯导组件的脉冲输出测控系统

针对目前惯导组件脉冲输出测试过程中测试范围小、精度低、无法进行动态测试的问题,研究了一套惯导组件的脉冲输出测控系统.本系统采用USB接口技术,使用FPGA芯片采集数据,对惯导组件脉冲输出进行5 ms一次的采集,并在测控计算机中对数据进行实时显示和存储.本文所设计的测控系统能够对具有12路脉冲信号的惯导组件进行测试,并且同时能够对测试过程中的转台及温箱进行监测与控制,实现了动态测试.本测控系统的测试范围能够达到0.1Hz~1 MHz,误差小于1×10-4,满足了实际测试的要求.     

纸币清分系统中光电图像实时采集方法

纸币图像实时采集是纸币清分系统自动化工作的首要任务．利用现场可编程门阵列并行控制技术,实现了纸币图像光电转换、模数转换、数据缓存等功能,为纸币清分系统实现真伪辨别、纸币分类、残币识别、冠字号提取等功能提供实时清晰的纸币图像数据．选用三段式多光源接触式图像传感器采集纸币的光感电压信号,经过模数转换电路,每行三段数据同时拼接成一行,每张纸币采集５００行,组成一幅完整的纸币图像送到高速存储器进行缓存．经仿真分析与实验板验证,采用本系统进行纸币图像采集可以实现1 min采集约１　３８２张纸币图像,具有很好的实时采集效果．     

海量多文件存储模式的CNSDTF-DEM数据转换方法研究

区域高精度CNSDTF-DEM数据的多文件存储模式方便了数据的管理与共享,增加了数据使用的灵活性,但同时也增加了DEM数据使用时数据转换与合并的开销.针对西南某地区应用多文件模式存储的海量CNSDTF-DEM数据作为水库塌岸预测与评价时所带来的格式转换与数据合并的问题展开研究,分析CNSDTFDEM数据与USGS-DEM数据的存储结构,采用C#程序设计语言实现了海量CNSDTF-DEM数据向USGSDEM数据的自动批量转换,并在ArcGIS软件平台下采用VBA宏语言将USGS-DEM数据批量转换为可直接读取的img格式的数据,为区域高分辨率DEM数据的应用提供了便利.     

应用于不同类型FPGA的多模式调试系统

随着超大规模集成电路(VLSI)以及片上系统(SoC)设计的日益复杂, 基于现场可编程门阵列(FPGA)的硬件仿效成为了必要环节. 为解决逻辑设计下载到基于FPGA的硬件仿效器后内部节点不可视的问题, 提出一种调试系统, 该调试系统使用了RTL级植入调试逻辑的调试方法, 统一的用户界面和软件侧底层接口, 并提供了ELA模式、Scan模式和Snapshot模式. 所有模式均使用统一的外部接口, 使得调试系统同时适用于Altera和Xilinx的FPGA. 实验结果表明, 与SignalTap和ChipScope模式相比, ELA模式消耗几乎相同的资源, 而Scan模式和Snapshot模式会消耗更少的FPGA资源.     

Xilinx.FPGA开发系统的设计实现模式初探

本文介绍一种新型用户现场可编程逻辑门阵列器件(FPGA)的原理、结构及应用意义;着重讨论和分析了用FPGA开发系统进行FPGA的应用数字逻辑系统设计实现的关键部分——不同的设计实现模式的特征、过程和优化特性,指出了不同的设计实现模式对设计结果的影响及设计中的选择依据。     

惯导组件的计算机检测系统

针对惯导组件输出脉冲检测系统测量范围小、稳定性和可靠性低、数据处理和存储时系统功耗急剧增加的缺点,设计了一种高速的惯导组件的计算机检测系统.该系统以Atmega128单片机和FPGA为核心,对惯导组件输出的12路脉冲每20 ms进行一次采集,利用单片机对采集上来的数据进行处理,把处理完成的数据从串口输出到测控计算机,进行实时显示和存储,实现了对1 Hz～1.636 MHz之间信号频率的测量,满足测试要求.     

基于EAPR的动态部分可重构系统研究及实现

该文采用最新的基于EAPR的动态部分重构的方法,利用IP核构建片上系统的思想,设计出PowerPC405加FPGA的硬件平台设计可重构系统,FPGA采用CompactFlash配置方式,由硬核处理器PPC405控制内部配置访问接口实现动态部分可重构.该设计实现了硬件资源的时分复用,提高了FPGA的利用率,缩短了重配置时...     

三维数据场可视化及其在医学图象处理中的应用

介绍了三维数据场可视化的有关知识及发展现状,并深入分析了各种可视化算法的原 理、优点和不足．详细阐述了三维可视化在医学影像中的重要作用并介绍了专用并行高速三维重建 系统．这一系统的核心部分完全由硬件（ ＡＳＩＣ）实现,对高速实现复杂的计算机图形学算法和科学计 算可视化有一定借鉴．     

基于ADSL接入网的实时数据采集系统研究与实现

根据OSI网络的分层原理和ATM网络分层协议模型,提出了基于ADSL接入网的实时数据采集协议模型,从而进一步提出了基于Utopia接口提取数据的数据采集设计方案,并给出了基于FPGA的数据提取控制接口(CTRL-E)的设计与仿真.本系统实现了基于ADSL接入网网路的实时动态数据采集,达到对网路进行实时监控与管理的目的,系统设计可靠,完全符合设计要求.     

一体化雷达视频综合采集系统的设计与实现

针对雷达视频信号采集中存在的通道数量多、数据率高以及硬件平台多样化等问题,设计实现了一种可重构的一体化雷达视频综合采集系统.该系统以FPGA为核心,实现了一部雷达中相互独立的多路雷达视频指令信号的统一接入与一体化采集,通过LVDS接口将采集到的数据统一发送至数字收发平台,输出数据速率达到7.2 Gb/s;同时利用FPGA的可重构特性,设计了以ARM作为主控核心的重构器,在不改变硬件平台的情况下,实现了多种型号雷达视频信号采集系统的平滑兼容.测试结果表明,本系统采集的数据具有较高的准确性,并且平台扩展性较好,可以为多种型号雷达的多种视频信号的一体化采集提供统一平台.     

基于嵌入式系统管道内检测数据的存储模块设计

针对管道内检测装置的多通道实时检测数据存储问题,设计了基于FPGA并嵌入uClinux操作系统的管道在线检测系统数据压缩与存储部件,将采集数据压缩后存储到IDE设备.采用了多线程工作方式,多任务并行处理,避免了任务之间的等待和由于等待造成的采集数据的丢失.嵌入操作系统简化了FPGA对外部设备的管理与操作,使得压缩后数据的存储操作易于实现.