基于FPGA的高速AD采样设计

随着雷达技术及现代宽带通信技术的发展,高速ADC在数字化宽带接收器的设计中起了重要作用。本文提出基于FPGA的高速AD采样设计,给出了基于FPGA的高速采样时钟设计方案以及FPGA对时钟芯片AD9516_4与ADC的配置设置,并对采样结果有效位数进行测定。结果证明该设计灵活、简单、通用性强。     

基于FPGA的高速数据采集系统设计

介绍了基于FPGA的高速数据采集系统,系统的控制时序、逻辑信号以及对所采集数据的存储均用FPGA来实现。为了达到高速采样的目的,系统搭建了基于USB2.0的接口,由FPGA与芯片CY7C68013实现。介绍了数据采集系统的硬件电路、USB硬件设计以及驱动程序设计。该系统研发周期短,可移植性强。     

基于FPGA及AD9223的多路数据采集、存储系统

文中提出了一种用于某弹载存储系统地面测试台的多路数据采集、存储系统实现方法.该系统实现了通过FPGA控制对压电传感器输出信号进行连续采样和存储,通过总线把数据传送到PC机.并详细介绍了AD9223在多路数据采集、存储系统中的应用方法.     

基于FPGA的正交信号发生器

利用FPGA的DSP开发工具DSP Builder对基本DDFS（直接数字频率合成）建模,并由该DDFS模块实现正交信号发生器,同时用ModelSim和QuartusⅡ进行正交信号的功能仿真时序仿真,仿真结果表明该正交信号频率及相位可灵活调整且分辨率高,能够实现频率及相位的快速切换。     

基于FPGA和MCU的激光成像雷达信号处理系统

介绍了成像激光雷达的原理,提出了一种以FPGA和MCU为核心的信号处理系统设计方案,设计了其硬件电路,编写了相应的FPGA程序和单片机程序,实现了时间间隔测量、强度信号A／D转换、命令响应和数据传输等功能．实验表明,其系统距离分辨误差小于10cm,能够满足三维成像的要求．     

基于DSP和FPGA的多总线通信接口设计

基于数字信号处理器(DSP)和现场可编程逻辑门阵列(FPGA)设计了一种嵌入式多总线通讯接口系统,实现了千兆以太网与1553B总线和CAN总线间的数据信息交互。DSP通过上层应用程序实现千兆以太网和1553B总线、CAN总线间的数据转换和处理。在FPGA内完成对1553B总线和CAN总线的逻辑控制和时序转换。对系统的总体方案设计、硬件构成、各模块功能的实现以及软件流程进行了设计和分析。在调试和试验过程中证实该系统通讯实时性强,性能稳定、可靠。     

基于 FPGA 的惯性开关测试

基于 FPGA 技术和传感器技术,通过分析惯性开关的结构和工作原理,了解其测试需求,设计了以 Cyclone ⅢFPGA 为控制芯片的某型惯性开关测试设备。利用传感器和 AD674采集惯性开关受力情况;FPGA 进行数据处理与分析,并发出控制信号驱动步进电机;电机运动引起惯性开关受力变化,形成闭环测试系统,通过 LCD 显示测量结果。该设计可以满足惯性开关性能测试,具有实际应用价值。     

基于强化学习的对空雷达抗干扰波形设计

被探测目标的电子战能力严重影响对空雷达的检测和识别性能。针对对空雷达抗干扰问题,提出基于强化学习的抗干扰波形设计方法。从博弈角度利用强化学习方法建立雷达和目标干扰间动态对抗模型,计算博弈各方状态、动作价值,利用策略迭代法生成最优策略,基于相位迭代法合成时域波形。仿真结果表明：使用新方法设计的雷达发射信号时,与线性调频信号、捷变频信号相比,信干噪比分别提高了6.39 dB和1.12 dB;信号总功率为11 W时,与捷变频信号相比,目标检测概率提升了5%,可在低功率实现抗干扰的同时提升雷达信号抗截获性能。     

基于PXI总线的高速数据采集模块设计

基于PXI总线消息基器件的高速数据采集系统,是集输入信号调理,A/D转换器,FIFO存储等功能于一体的数采模块.A/D转换器采用AD6645,转换后的数据存入FIFO,由主机通过PXI总线读出,整个转换时序及数据触发深度、触发电平等由FPGA芯片控制.实验表明,该模块具有14位分辨率,80MSPS采样率并运行稳定.     

基于FPGA的无线电修正信号编码控制系统设计

利用FPGA的有效资源,设计了无线电修正单元信号编码控制系统,并完成与上位机的串口通讯,产生微波单元及副载频调制板需要的控制信号,同时将自检测、点频号、帧号以及衰减信号等信息实时显示到LCD显示屏上,使系统具有良好的人机界面。     

高速串行RapidIO总线背板信号完整性仿真研究

信号完整性(SI)是高速电路设计面临的一个主要问题。对109 Hz以上高速信号的信号完整性问题从原理上进行了详细分析,并针对损耗、串扰、反射等因素提出了改善信号完整性的方法。在高速串行RapidIO总线背板的设计中,探索出一套利用HyperLynx工具进行仿真分析和设计验证的方法,即利用前仿真工具LineSim对影响信号完整性的主要参数进行评估,形成设计指导数据;利用后仿真工具BoardSim对布线后的高速背板进行验证,从理论上证明了高速串行RapidIO总线背板的设计是可行的。     

CAN总线与串行总线高速接口的设计

当前CAN总线与串口通信接口转换均采用单片机,有效转换速率很低,不能满足条件苛刻的场合;采用CPLD/FPGA进行协议直接转换的方案,能极大地提高系统的有效转换速率;为进一步提高系统的可靠性,采用CAN总线驱动器热冗余技术;通过CPLD/FPGA将CAN总线控制器的内部寄存器直接映像到PC104总线I/O上,解决了I/O映像或双口RAM速率较低、电路复杂的缺点.以RS485型串口为例,它的有效转换速率在同等情况下是传统产品的2～3倍,实时性和可靠性明显得到改善.     

基于FPGA 与Modbus 的便携式信号源设计

针对便携式、小型化与低功耗的需求,采用可编程逻辑器件FPGA 作为主控制器,设计一款便携式双通 道信号源。采用CORDIC 算法实现DDS 正弦信号的产生,输出2 路幅频相连续可调的正弦信号;利用智能触控屏 设计信号源的人机交互接口,对信号源参数进行配置与实时显示;触控屏与FPGA 之间采用Modbus RTU 协议进行 通信。实际测试结果表明：该信号源输出的正弦信号频率稳定性好,相位、幅值调节准确性好,能够满足测试设备 的需求。     

基于FPGA 的雷达后端电路设计与实现

为降低交通事故的发生率,设计一种基于现场可编辑门阵列的雷达后端电路方案。阐述雷达后端电路主 要实现的功能,对雷达后端电路进行分解,对信号采集电路、FPGA 电路、电源电路、DDS 电路进行分析,实现毫 米波雷达后端数字处理板的设计,并通过车辆进行外场测试。测试结果表明：该系统能够改善雷达探测的实时性, 保障驾驶员的行驶安全。     

RS422高速串行通信在AT91RM9200上的实现

针对当前专用RS422设备不能直接移植到AT91RM9200上的问题．利用AT91RM9200芯片上的USART模块，设计开发了RS422高速串行通信模块及其硬件接口电路，并设计了该模块的软件。文中通信模块软硬件的设计．解决了RS422在AT91RM9200上直接移植的问题。在本通信模块的软件设计中，引入了快速CRC冗余校验算法，极大地降低了误码率，提高了通信的可靠性。目前该模块已成功应用于某型导弹导引头等效器的设计中。     

基于双DSP 的高速无人靶机飞控系统设计

为提高对某型高速无人靶机的控制和管理性能,提出并实现以双DSP为核心的飞行控制系统设计方案.针对某型高速无人靶机的飞行特性和要求,DSP芯片之间采用异步通信方式进行数据传输,详细给出飞控系统的硬件组成和逻辑功能结构,介绍无人靶机飞行控制策略和软件设计,并进行半物理仿真试验.仿真结果表明:该飞行控制系统性能良好,逻辑合理,能很好地满足高速无人靶机飞行的要求,具有一定工程意义.     

瞬变光多事件探测系统FPGA程控预处理电路设计

利用光电检测技术，提出基于FPGA的瞬变光多事件探测系统预处理电路实现方案。利用Altera的FPGA EPM10K10LC84-4作为通道转换时序控制的平台。使用滨松公司的S2386和ADI的AD645为核心器件完成硬件设计。通过搭建硬件电路并测试．给出示波器波形和采集的数据分析．进而验证了方案的可行性。     

基于现场可编程门阵列的脉冲激光引信高精度实时定距技术研究

采用电子计数法实现脉冲激光引信定距的本质是测量发射脉冲和目标反射回波脉冲的时间差。为实现脉冲激光引信的精确定距，在分析电子计数法时间测量的原理和误差因素基础上，给出了脉冲激光引信高精度实时定距的原理框图，用Ahera公司Cyclone系列的FPGA芯片实现了时间测量模块，其高速计数器的工作频率达到800MHz，满足脉冲激光引信的精度和实时性要求。在QuartusⅡ软件中进行了后仿真，得到了满意的结果。