基于FPGA的数据高速串行通信实现

针对FPGA在音、视频传榆中的特性,提出两种基于FPGA的数据高速串行同步传输的方法,并用Altera公司的ACEX1K系列器件完成相应编码解码的程序设计.这两种恢复同步时钟的方法与传统的锁相环方法相比,实现更简单,建立时间更短,对系统时钟要求更低.     

基于FPGA的高速串行通信接口研究

针对主从式结构的高速串行通信需求,设计一种基于现场可编程逻辑阵列(FPGA)的高速串行通信接口方案,由FPGA实现双缓冲先进先出(FIFO)存储器及多通道异步收发器(UART)的扩展等通信接口功能,根据主从控制器间的通信协议完成串行通信软件设计,由ARM控制UART在3.125Mbps波特率下稳定工作,满足了主从控制器之间的高速串行通信要求。     

一种面向多处理器互连的高速串行传输系统设计

为了应对大数据量实时处理,解决处理器间通信带宽瓶颈.采用自主设计的混合多FPGA平台搭建了面向新型RISC-V处理器互连的高速串行传输系统,通过对互连接口的改进,实现了单通道4倍传输速率的提升.实验表明,该系统总吞吐率可达300 Gbps,单通道速率最高可达25 Gbps,支持的互连链路大于40路,传输误码率低于1E-11,能够满足高带宽、高可靠性传输需求,同时极大地减少了IO管脚数量.最后,基于该系统,在相同速率下对比和评估了3种高速串行协议的实现情况,为传输效率提升和系统优化提供帮助.     

基于RocketIO高速串行回环通信的实现

当前高速串行通信应用广泛,但开发周期较长,且系统的稳定性、可靠性难以保证,文中研究了基于RocketIO高速串行回环通信的实现,在Xilinx的开发环境ISE中实现该设计,利用误码率分析仪(IBERT)分析该设计误码率低,故可以确保该设计的稳定性和可靠性,且该设计开发简单,具有较强的扩展性,并有助于高速串行通信的实现。     

一种板级高速串行传输接口设计

在计算机和电子工业应用中板级间的高速传输接口设计一直扮演着至关重要的角色。所需传输的数据量与日俱增,本文提出了一种基于高速串行收发器的板级传输接口设计方案,使用光纤作为传输信道,降低了误码-率;采用的Aurora 64B/55B协议使得编码开销降到了3%左右,相比于上一代传输协议,大大增加了有效数据传输率,测试结果表明,此方案可以实现500Mbps到200Gbps以上的数据吞吐量。     

一种高速串行数据接收芯片的设计

文章设计了一种用于光纤通信的高速串行数据接收芯片。本芯片采用0．6μm BiCMOS工艺实现．最高工作频率为400M~，主要由时钟数据恢复、串并转换、10B/B解码等电路构成。在设计中，采用了双PI工环路、全差分拓扑结构、负阻放大电路与运放级联等结构，有效地减小了功耗及噪声，且用Cadence软件进行了仿真验证。     

高速串行通信测试联合调试系统设计

在对于航天航空通信设备进行研究中,为了将自动化设备的稳定、快速等性能进行了测试联合调试,最终研究开发出一种高速串行通信测试联合调试系统,该项系统在使用中具有较高的集成性与使用范围较广的特点。在不断地研究中可以发现,调试系统具有广泛的市场前景。     

在CPLD中实现高速异步串行通信

利用CPLD实现高速异步串行通信的方法,主要适用于必须使用高速异步串行通信,而对误码率要求又不是很高的应用环境,如基于RS485协议的共线语音通信系统。     

一种高速光纤图像实时采集卡的设计(本期优秀论文)

据图像观测的需要,基于高速串行通信机制,利用光纤通信技术及PCI EXPRESS技术,实现高速光纤图像的实时采集显示.着重讲述了高速串行光纤信息的解析及收发,同时介绍了桥芯片本地总线读写操作实现过程.测试结果表明,该设计能满足高速光纤图像实时采集的要求,工程使用反馈表现良好.     

测控系统高速串行数据传输缓存技术研究

新一代测控系统采用了高速串行数据传输的全数字架构,数据传输缓存性能对测控系统的功能和指标产生很大影响。针对上述问题,在介绍测控系统数据传输架构的基础上,提出了一种适用于该系统的各级数据传输缓存方法,对数据缓存机理、缓存大小及缓存读取机制进行了详细的分析和设计,并对该方法达到的效果进行了试验测试。测试结果表明,提出的方法在尽量小的缓存资源代价下,较好地实现了高速串行数据的低抖动、稳定传输,保证了测距精度及其他系统指标的性能,达到了预期的目的。     

一种高可靠性的计算机与FPGA串行通信的实现

主要介绍以FPGA为硬件平台的下位机与计算机（上位机）进行串行通信,将串口功能集成到单片FPGA内,运行中波特率可调,经过适当的倍、分频实现了零误差的波特率发生器,提高了数据传输的可靠性。上位机上编写VB程序负责主设备的发送命令并接收显示来自FPGA回发的数据,实验结果表明通信可行,可靠性高。     

一种适用于高速串行数据通信的发送器设计

为满足点对点高速串行数据通信的需求,设计了一款适用于点对点高速串行数据通信的发送器芯片.该发送器包括产生高速时钟的内嵌锁相环倍频电路、集成8B/10B编码电路以及并串转换电路等模块.根据数模混合信号设计的特点,在电路设计上采用了CMOS、CML及BiCMOS等多种电路拓扑结构以提高芯片性能;在版图设计上采取了减小噪声耦合的措施.该发送器采用2P2M 0.6μm BiCMOS工艺实现,芯片面积2.4mm×2.5mm,陶瓷封装.测试结果表明:该发送器的逻辑功能正确,串行传输速率达400Mbpa,功耗350mW.     

LVDS在仿人灵巧手高速串行中的应用

在仿人灵巧手与PC机之间的串行通信系统中使用LVDS技术可使通信速率和工作距离大大增加。本文通过一个具体应用环境介绍了利用TI公司的SN65LVDM176半双工LVDS芯片和Altera公司的FPGA实现PPSeCo(PointtoPointHighSpeedSerialCommunication)高速串行通信系统的方法,并将其应用到仿人灵巧手系统中,取得了良好的效果。     

WINDOWS环境下一种串行通信类的设计和实现

在讲述了WINDOWS环境下的通信中行的编辑的同时，同时讲述如何发挥C＋＋的语言优势，把WINDOWS环境下的通信串行编程的实现封装成一个类，最后再使用该类如何嵌入工程项目中。     

PNG图像解码中高速Huffman解码器的设计

改变以往PNG图像中Huffman解码器的软件实现方式,将PNG图像中Huffman解码器用硬件实现,加速PNG图像解码.研究了Huffman解码器在专用集成电路中的实现问题,以PNG图像中的Huffman解码为研究对象,在研究码表的特点和压缩数据的基础上设计出高速的Huffman解码电路.实现的Huffman硬件解码器经EDA工具测试和MATLAB验证,可以完全无失真地解码PNG图像.     

一种自动检测串行通信波特率的方法

给出了一种利用接收到的字符信息检测串行终端通信波特率的方法及其实现流程图。实践证明,此方法简单、可靠、易行。     

一种自动检测串行通信波持率的方法

给出了一种利用接收到的字符信息检测串行终端通信波特率的方法及其实现流程图。实践证明，此方法简单、 可靠、易行。     

通信接收机的高速ADC使用串行LVDS接口

本文在介绍了目前多通道接收机采用串行接口高速ADC的必要性的基础上,详细分析了德州仪器新一代采用串行LVDS接口的ADC的优越性能.     

实现高速串行通信的设计方法

介绍了实现高速异步串行通信的利用控制线参与的握手方法和使用数据线输时最佳时间间隔的确定方法。     

一种高速串行信号线性均衡电路

设计了一种高速串行信号连续时间线性均衡器。采用有源电感负载结构,结合高频与全频通路信号求和技术来实现高速串行信号均衡。电路具有面积小、功耗低、利于集成等优点。采用65 nm CMOS工艺进行设计,1.2 V电源供电,可对经过80 cm长的衰减信道、且传输速率为14 Gbit/s的信号进行补偿,实现6.24 dB@10.96 GHz的补偿。该均衡器将输出端信号眼图水平方向抖动减小至0.25UI,功耗数据率比低至0.399 mW·s/Gbit,设计版图面积为0.09 mm²。