基于FPGA的ARM SoC原型验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。     

SoC FPGA进一步提高设计灵活性

在竞争对手发布具有FPGA特性的处理器之后,Altera也迅速发布了其首款28nm处理器,该公司称之为SoC FPGA。Altera亚太区资深市场经理罗嘉鸾表示,SoC FPGA减小了嵌入式系统的电路板面积、功耗和成本,同时提升了系统性能,这一新型处理器结构正在成为趋势,将广泛应用于汽车、工业、视频监控、无线基础设施、计算机和存储等领域。     

基于ARM SoC的FPGA原型验证

ARM是目前SoC设计中应用最为广泛的高性价比的RISC处理器,FPGA原型验证是SoC有效的验证途径,FPGA原型验证平台能以实时的方式进行软硬件协同验证,从而可以缩短SoC的开发周期,提高验证工作的可靠性,降低SoC系统的开发成本.     

基带SoC的系统解决方案

SoC设计的复杂度在不断增加,同时,市场的压力对产品的质量和交付时间都提出了更加苛刻的要求。本文将以TTPCom公司的CBEmacro3G调制解调器为例,介绍ARM公司在面对当今无线SoC芯片平台设计挑战时的解决方案。     

基于STM32的嵌入式语音识别模块设计

本文介绍了以ARM为核心的嵌入式语音识别模块的设计和实现,模块选用ST公司32位处理器STM32F103C8T6为核心处理单元,通过以LD3320芯片为核心的硬件电路实现语音识别,使用嵌入式操作系统μC/OS-Ⅱ实现任务调度和外围设备管理。     

基于ARM的车载语音识别系统设计与实现

在对车载语音识别功能的需求分析基础上,以语音识别过程为设计思路,提出一种以ARM为核心的嵌入式语音识别模块的设计与实现方案。系统核心处理器采用飞思卡尔推出的iMX27芯片,语音识别功能通过LD3320芯片实现,并采用嵌入式Linux操作系统实现统一的任务调度和外围设备管理。     

基于FPGA的语音存储与回放系统

本文介绍的是基于FPGA的语音存储与回放系统,该设计以FPGA为核心,控制整个系统的运行,实现了语音的数字化存储与回放.由于FPGA芯片的特点,语音信号以较高的速度进行处理.     

解决SoC FPGA设计难题

主要FPGA供应商已经开始销售集成了硬核处理器内核的低成本FPGA器件,SoC类FPGA器件最终会成为主流。为能够充分发挥所有重要FPGA的灵活性,这些器件提供了FPGA设计人员和软件工程师还不熟悉的新特性。设计人员需要考虑怎样在FPGA和处理器之间初始化这些资源并进行分配,管理复杂的连接,以及处理器外设的各种设置。     

基于SoC FPGA的文字分割系统设计

针对于传统PC机实现的图像采集与处理系统在功耗、移植性、实时性和体积上的局限性问题,本设计实现了基于FPGA和ARM硬核处理器整合的SoC FPGA的图像文字分割系统。基于SoC FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方法,实现了CMOS传感器的图像采集、SDRAM存储、双口RAM数据通信和VGA显示输出。同时,基于ARM的硬核处理系统(HPS)控制双口RAM读写图像数据,在HPS中实现图像的预处理和分水岭算法。实验结果表明:本系统具有较准确的文字分割效果,一幅图像实时文字分割的平均速度为0.87s,比基于PC机的matlab环境和NIOS Ⅱ的SOPC系统上实现速度分别提高了0.84倍和4.52倍。本系统具有设计灵活,速度快、可移植性强的优点,对实时图像采集与处理系统的研究提供参考意义。     

基于ARM7的多批激光威胁信号分选及码型识别

简要介绍了多批激光威胁信号分选及码型识别的原理,利用现场可编程逻辑门阵列FPGA对不同方向的不同时刻到来的3～8位多批脉冲间隔编码信号进行到达时间测量,并将时间数据通过32位总线送给32位嵌入式处理器ARM7进行信号分选和码型识别。给出了FPGA内部信号流程以及ARM7进行信号分选及码型识别的算法,并通过测试证明了该算法的有效性以及分选速度快、准确率高的特点。在实际应用中,利用此方法,提高了某型装备信号分选和码型识别的能力。     

基于ARM7TDMI的SoC的FPGA验证平台的设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的百万门级FPGA验证平台。介绍了怎样设计平台并利用该平台进行IP核验证、底层硬件驱动和实时操作系统及高层应用软件的验证。使用该平台能够基本验证SoC系统的设计,并加快SoC系统的开发。整个系统原理清晰,结构简单,扩展灵活、方便。     

基于ARM7TDMI的SoC芯片的FPGA验证平台设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的FPGA验证平台,介绍了怎样利用该平台进行软硬件协同设计、IP核验证、底层硬件驱动和实时操作系统设计验证.使用该平台通过软硬件协同设计,能够加快SoC系统的开发.整个系统原理清晰,结构简单,扩展灵活、方便.     

基于FPGA的高速PCI-E的数据传输设计与实现

基于采用传统状态机设计开发PIC-E接口效率低下、容易丢包的问题,为提高PCI-E的传输性能,使PC机和开发板之间能够进行高速数据传输,提出一种基于SOC平台的PCI-E设计方案。在PL部分通过调用IP核的方法实现PCI-E接口设计,PS部分利用C代码编写裸机程序,控制AXI_DMA实现了DMA方式的数据传输,实现PL和PS间的主从设备的通信并把数据存入PS端的DDR3中,最后通过PS端的千兆网口传到网上。相对于现有的设计,集成度较高,可移植性好,能为基于PCI-E接口的设计方案提供重要参考。     

基于FPGA和ARM的高分辨力图像压缩系统

介绍了由清华大学自主研发的高分辨力图像压缩系统的硬件架构和工作原理.在正常工作频率下(100 MHz),系统可以完成对分辨力为1 600×1 200×24 bit的彩色图像17 f/s(帧,秒)的压缩.经过对图像在不同码率下的压缩测试,本系统的图像压缩性能与JPEG2000标准近似.     

基于FPGA的Java指令折叠器的研究与设计

Java虚拟机的设计是基于堆栈的,它的性能由数据相关性而被限制.为了提高JVM的性能,于是sun公司提出了堆栈操作折叠机制并且用于picoJava Ⅰ、Ⅱ处理器,它折叠了42.3%的堆栈操作.通过把连续的字节码与预先定义的类型在指令译码器中对比,那么push、pop操作的数量就能被减少.文中为Java处理器设计了一种简单的指令折叠器,最终在FPGA上加以实现,从而大大地提高了JVM的性能.     

基于FPGA和ARM的GPS信号处理平台

介绍了GPS信号处理平台的具体实现.该平台采用GP2015芯片作为GPS接收机的射频前端,在FPGA上采用Verlog硬件描述语言实现GPS信号12通道相关器,采用基于ARM7核的微处理器实现GPS信号的基带处理,在上位机显示处理结果.最终测试结果表明该GPS信号处理平台成功实现了对GPS信号的捕获与跟踪,能够实时显示卫星方位与用户坐标,扩展性强,应用前景广阔.     

基于FPGA和ARM架构的OTDR方案

为开发实用便携的嵌入式OTDR(光时域反射仪),文章提出了一种采用FPGA(现场可编程门阵列)进行数据采集和累加平均等简单处理、ARM(精简指令集处理器)进行人机交互和数据分析的设计方案。介绍了该系统的工作原理、硬件设计和软件设计,并对其中FPGA程序进行了重点阐述。实验结果表明,此设计方案融合了两种芯片的特性和优势,系统性能获得了较大提升。     

基于ARM和FPGA的嵌入式高速图像采集存储系统

文中设计实现了基于ARM和FPGA的嵌入式高速图像采集存储系统,采用双SRAM"乒乓"读写操作和嵌入式CF卡存储等方法,解决了嵌入式图像实时采集存储的难题.提高了图像采集的速度和应用领域,具有实际的使用价值.