GF（2^n）域上的一种Ⅱ型优化正规基乘法器及其FPGA实现

有限域GF(2^n)上的椭圆曲线密码体制以其密钥短，安全强度高的优点正在获得广泛的重视和应用。该密码体制最主要的运算是有限域上的乘法运算。本文提出了一种基于Ⅱ型优化正规基的乘法器，该乘法器具有Massey-Omura乘法器的优点，又避免了其不足，易于编程，适合FPGA实现，实验表明，该算法简单，快速。     

一种GF(2k)域的高效乘法器及其VLSI实现

在分析全串行和全并行GF(2k)域乘法的基本原理基础上提出了一种适合于任意GF(2k)域的乘法器UHGM(Unified Hybrid Galois Field Multiplier)．它为当前特别重要的k为素数的GF(2k)域乘法,提供了一种高效的实现方法．该乘法器具有结构规整、模块化好的特点,特别适合于VLSI实现,同时这种结构具有粗粒度的面积和速度的可伸缩性,方便了在大范围内进行实现面积和速度的权衡．最后给出了GF(2163)域上乘法器的ASIC综合的结果．     

一种GF(2~k)域的高效乘法器及其VLSI实现

在分析全串行和全并行 GF(2 k)域乘法的基本原理基础上提出了一种适合于任意 GF(2 k)域的乘法器 UHGM(U nified Hybrid Galois Field Multiplier) .它为当前特别重要的 k为素数的 GF(2 k)域乘法 ,提供了一种高效的实现方法 .该乘法器具有结构规整、模块化好的特点 ,特别适合于 VL SI实现 ,同时这种结构具有粗粒度的面积和速度的可伸缩性 ,方便了在大范围内进行实现面积和速度的权衡 .最后给出了 GF(2 1 6 3)域上乘法器的 ASIC综合的结果     

基于FPGA技术的GF(2m)域乘法器的研究和设计

椭圆曲线密码体制以其密钥短、安全强度高的优点获得了广泛的重视和应用,而GF(2m)有限域乘法运算是该密码体制最主要的运算.本文研究了基于FPGA芯片的多项式基乘法器的快速设计方法,并给出了面积与速度的比较和分析.     

有限域GF(2~m)上乘法器的实现

首先介绍了有限域GF(2m)元素不同的基的表示,在此基础上讨论了有限域中常系数乘法器、串行乘法器及并行乘法器的硬件实现。重点介绍了适合高速RS编译码器实现的对偶基比特并行乘法器,并分析了比特并行对偶基乘法器的硬件时延、占用资源的大小。最后对不同乘法器进行了比较。与"查表法"及正规基并行乘法器相比,对偶基比特并行乘法器在速率和硬件规模上有较大优越性。     

一类有限域GF(2~n)中乘法的快速实现

本文从分析有限域的结构开始,给出了一类有限域GF(2~n)中乘法的快速实现方法。同时,也指出了该方法在椭圆曲线密码体制中的重要意义。     

可配置GF(2m)域Digit-Serial乘法器

本文针对椭圆加密算法的应用，基于已有的GF(2^m)域Digit—Serial不可配置乘法器，通过控制输入数据格式、内镶GF（2^m）域Digit—Serial不可配置乘法器，得到了一个在硬件上可配置的快速乘法器。运用本文的思想实现了可计算域值为150～256的GF(2^m)域Digit-Serial的乘法器，用此乘法器计算域值为163的乘法，仿真结果同域值为163的不可配置并行乘法器的一致。本文最后还给出了几种可配置乘法器结构的性能比较，结果表明在硬件上可配置的GF（2^m）域乘法器解决方案中，本文提出的结构克服了并行可配置乘法器在大域值应用中关键路径延迟太长、硬件开销太大，串行可配置乘法器实现速度太慢的弊病。需要说明的是，本文的实现方法可以内镶各种不同的GF（2^m）域Digit-Serial不可配置乘法器以满足实际应用的需要。     

基于GF(2m)的ECC中底层运算的快速实现

椭圆曲线密码系统高速实现的关键是点的数乘与加法,实现点的数乘与加法要在基域中做大量的算术运算,其中最耗时的是域元素的乘法。本文给出了一类有限域GF(2m)中乘法的快速实现方法,该方法简单、高效,容易硬件实现。     

有限域GF (2m)上的一个新的求逆算法

根据有限域GF(2^m)上的正规基表示和Massey-Omura乘法器,本文提出了一个复杂性为O(logm)的求逆算法。新算法完成一次求逆运算只需要[log₂(m-1)]+w(m-1)-1次乘法和m-1次循环移位,这里[x]表示小于等于x的最大整数,w(m-1)表示m-1的二进制表示中“1”的个数。     

有限域GF(2~m)上的一个新的求逆算法

根据有限域GF(2~m)上的正规基表示和Massey-Omura乘法器,本文提出了一个复杂性为O(logm)的求逆算法。新算法完成一次求逆运算只需要[log22(m-1)]+w(m-1)-1次乘法和m-1次循环移位,这里[x]表示小于等于x的最大整数,w(m-1)表示m-1的二进制表示中“1”的个数。     

有限域GF（2^m）上的一个新的求逆算法

根据有限域ＧＦ（２＾ｍ）上的正规基表示和Ｍａｓｓｅｙ－Ｏｍｕｒａ乘法器，本文提出了一个复杂性为Ｏ（ｌｏｇｍ）的求逆算法。新算法完成一次求逆运算只需要「ｌｏｇ２（ｍ－１）」＋ｗ（ｍ－１）－１次乘法和ｍ－１次循环移位，这里「ｘ」表示小于等于ｘ的最大整数，ｗ（ｍ－１）表示ｍ－１的二进制表示中“１”的个数。     

基于FPGA实现RS(255,239)编码器

论文研究了RS码的原理和编码器结构,分析讨论了有限域上的乘、加运算及其实现方法,在此基础上基于FPGA设计了RS(255,239)编码器,并用ALTERA公司的FPGA芯片进行了实现,最后给出了结果分析。文章对基于FPGA的纠错码设计有重要意义。     

一种新型快速有限域乘法器设计实现

介绍一种新型有限域乘法器,其基本原理是引入多项式拆分概念和多项式拆分方法,将m次的多项式拆分成两个m/2次多项式分别做有限域乘法,这样可以降低乘法运算的阶数,用加法计算电路来代替。并且根据这种算法设计了新型乘法器的电路实现,将这种新型乘法器并且与比特串行乘法器的仿真结果做对比。结果表明新型的有限域乘法器达到了较高的系统数据吞吐率,可以应用于纠错系统、RS编码器和译码器中。     

基于VHDL语言的GF(28)上快速乘法器设计

基于有限域上多项式乘法理论,采用高层次设计方法,采用CPLD实现了GF(2^8)上8位快速乘法器,利用XILINX公司的Foundation Series3．1i集成设计环境完成了快速乘法器的VHDL源代码输入、功能仿真、布局与布线、时序仿真,并用XC9572PC84可编程逻辑芯片验证了该电路设计。该乘法器可以应用于RS(255,223)码编／译码器。     

GF(2m)域椭圆曲线密码算法的高速实现

文章提出椭圆曲线密码中算术处理的几个快速算法及其实现,并在此基础上提出一个新的、高速的ECC芯片结构体系,具有高速、低功耗、面积小等优势。     

一种快速有限域乘法器结构及其VLSI实现

提出了一种快速有限域乘法器结构.将多项式被乘数与乘数各自平分成两个子多项式,并使用数字乘法结构计算这些子多项式的乘积.通过改变数字乘法结构的数字大小D,来均衡乘法器性能和实现复杂度.为了简化模不可约多项式f(x)运算,采用特殊多项式AOP(all one polynomials)和三项式,产生有限域GF(2m).这种乘法器与LSD乘法器相比,在数字大小D相同时,可将运算速度提高1倍.这种乘法器结构适合高安全度密码算法的VLSI设计.     

一类有限域GF(2~n)上椭圆曲线密码体制的实现

本文首先分析了一类GF(2~n)上的算术运算,然后讨论了在这类GF(2~n)上实现椭圆曲线密码体制的方法,最后列出了我们在GF(2~(178))上实现的椭圆曲线密码体制的结果。     

基于GF(2~m)上椭圆曲线点乘的实现

给出了椭圆曲线加密算法的点乘实现.在实现模乘运算时,把相乘过程和模约多项武过程结合起来,以改善运算效率.片外双口RAM的使用,加快了数据存取速度,同时通过预留RAM空间,增强了系统的可扩充性.本设计用VerilogHDL语言作为设计工具,在synopsys DC Z-2007 03 solaris9工作平台上,基于chartered 0.35 CMOS的综合库,50MHz约束下综合出结果约为18657门.     

一类有限域乘法器的设计实现

提出了一种基于有限域内移位三项式基及其弱共轭基的比特并行乘法器的新结构.在由三项式生成的域内,此种结构的比特并行乘法器易于设计者使用硬件描述语言实现.采用Encounter软件对该结构进行布局布线后,发现其面积与关键路径时延都达到了设计目标的要求,在设计性能和硬件约束条件上取得了比较好的平衡.     

基于多项式基的Camellia算法S盒硬件优化

该文提出一种基于不可约多项式的Camellia算法S盒的代数表达式,并给出了该表达式8种不同的同构形式。然后,结合Camellia算法S盒的特点,基于理论证明给出一种基于多项式基的S盒优化方案,此方法省去了表达式中的部分线性操作。相对于同一种限定门的方案,在中芯国际(SMIC)130 nm工艺库中,该文方案减少了9.12%的电路面积;在SMIC 65 nm工艺库中,该文方案减少了8.31%的电路面积。最后,根据Camellia算法S盒设计中的计算冗余,给出了2类完全等价的有限域的表述形式,此等价形式将对Camellia算法S盒的优化产生积极影响。