基于CD4046锁相环200KHZ的高频感应加热电源频率跟踪的研究

针对高频感应加热电源负载参数随时间变化引起固有谐振频率变化,从而导致逆变器偏离最佳工作点,效率降低的现象,提出并实现了一种以集成高速锁相环CD4046为核心,在一台50kW的基于DSP的高频感应加热电源实验样机的基础上,对电源的输出频率进行实时控制,实现逆变器工作频率对负载谐振频率的同步跟踪,并对相关参数和外围电路进行...     

MM74HC4046在感应加热电源中用法的改进

感应加热逆变电源已经逐渐地应用于工业透热,其主要加热对象为炮筒类工件。为适合炮筒类工件透热,并提高加热效率,方便现场改造,要求电源对负载固有频率进行实时跟踪。文章对锁相环MM74HC4046在感应加热电源中的用法进行了改进,使得电源在运行过程中,能对锁相环状态进行实时检测,并对锁相环进行它激到自激的转换,实现失锁控制。实验结果表明,传统用法经改进后更合理可行,更适合实际运用。     

用中频逆变器作电源生长YAG单晶

目前国内以提拉法生长YAG晶体所用的加热方式不外电阻加热和感应加热两类,其中感应加热由于电源频率不同又有高频与中频之分。所谓高频感应加热一般系指采用300～500千周的射频发生器作电源,这种方式目前国内外采用的比较多。它与电阻法相     

基于DSP的50kW/200KHZ高频感应加热电源的硬件设计

高频电源及感应加热技术目前对金属材料加热效率最高、速度最快,且低耗环保。它已经广泛应用于各行各业对金属材料的热加工、热处理、热装配及焊接、熔炼等工艺中。基于DSP的50kW/200KHZ的的高频感应加热电源的硬件设计,系统总体结构以TMS320LF2407A作为主控制芯片进行设计,并通过样机对相关输出情况做跟踪反馈。通过实验证明,该系统输出性能良好,能达到预期效果。     

基于DSP的逆变电源锁相环的设计与研究

采用基于DSP的数字锁相环(DPLL)对高频逆变电源输出频率的实时控制,可实现逆变器工作频率对负载谐振频率的同步跟踪,确保逆变器开关器件工作在零电压电流软开关(ZVZCS)状态,显著减小功率器件的开关损耗和提高装置效率。文中在给出DSP控制的逆变电源拓扑结构基础上,推出了适用于高频逆变电源的锁相环数学模型,在Z域中对二阶数字锁相环进行了稳定性分析和动态设计。在对锁相环Z域传递函数分析的基础上,得出二阶数字锁相环的稳定条件,并给出数字锁相环的软件实现,最后进行了实验验证。实验结果表明在Z域中对基于DSP的二阶数字锁相环的动态分析和设计是合理可行的。用此方法设计的电源具有良好的动态响应和抗扰性能。     

基于模糊PID的高频电源功率稳定方法

高频感应加热电源中由于温度的影响,负载的等效参数会发生变化,造成感应加热电源主回路谐振频率变化,这样电源的输出功率就会不稳定.针对这种情况,本文提出了一种双闭环控制结构和模糊PID控制方法,使得负载变化时保持感应加热电源的输出功率稳定.实验研究表明,整个系统较使用传统PID控制时工作更加稳定,对调节对象负载变化具有较强的鲁棒性.     

感应加热电源常见调功方式的探讨

随着电力电子技术的发展，感应加热技术也迅速发展。尤其是数字技术的发展，使感应加热电源的调功技术有了新突破。本文主要对感应加热电源常见的几种调功方武进行比较，并对各种方案的优缺点及适用场合进行了分析。     

基于74HC4046AD的感应加热电源设计

针对感应加热过程中,铁质负载的电阻率和磁导率会发生变化,使谐振频率发生变化的情况,文中介绍了一种锁相驱动方案。该方案可以实现负载频率自动跟踪,它的电路包括锁相环电路、同步信号提取电路和隔离驱动电路三部分。其中锁相电路实现负载频率的跟踪,同步信号提取电路和隔离驱动电路实现IGBT驱动。设计并制作一台2.5 kW/20 kHz感应加热电源样机,通过给注塑机炮筒加热,实验数据表明锁相驱动方案锁相稳定。     

非线性网络变频器

本文介绍采用非线性网络进行高频电源变频的一种新途径。采用该变频器的高频电源具有效率高、低成本、匹配方便、维护容易等特点,很适于感应加热应用。据此研制的高频电源设备,额定功率为150kW、输出频率20～63kHz,网络电效率达90.5％。     

一种新型高频感应加热用驱动电路

对于感应加热电源来说,在高频时对逆变器开关管损耗的控制比低频时更为严格,对其上升沿、下降沿的时间也要有更精确的控制,一个好的驱动电路可以很好的减小开关管的开关损耗。文中介绍了一种电流型高频感应加热电源用MOSHFET驱动电路,它结合IXDD414CI芯片进行设计,结构十分简单,工作频率高,时延很小,可靠性好。给出了驱动电路应用于200kHz／50kW电流型逆变器的实验结果,证明这个驱动电路运行状况良好,实用性强。     

一种DSP用数模混合型锁相环设计

提出了一种用于DSP的高性能低噪声高速电荷泵锁相环电路。其鉴频鉴相器模块具有高速、无死区等特点;电荷泵模块在提高开关速度的基础上改进了拓扑结构,使充放电电流的路径深度相同,更好地实现了匹配。为了达到宽调谐范围的目的,电荷泵模块采用1.8V电源电压,而压控振荡器模块采用3.3V,这样可充分利用电荷泵的输出电压范围实现宽调谐。电路设计基于0.18μm1P6MCMOS工艺,结果表明,锁相环电路功耗为34mW,中心频率100MHz,频率输出范围50MHz～400MHz,各项性能满足设计指标要求,并使芯片噪声、速度和功耗最优。各模块电路可应用于其他相应的功能电路,对相关领域的设计具有一定的参考意义。     

Surge analysis of induction heating power supply with PLL

Surges are undesirable with respect to both the reliability and the efficiency of power devices. In this paper, the surge mechanism of an induction heating power supply is studied. First, a modified phase locked loop (PLL) controller is proposed such that the changing resonant frequency of the heated load can be tracked correctly and the zero voltage switching (ZVS) can be reliably maintained simultaneously. Then, a very simple and practical surge model is proposed. Surge analyses for both ZVS and non-ZVS modes are made in sequence. It is found that the extra energy built up in the line inductance during the reverse recovery process of the diodes plays a very important role in generating huge voltages. Finally, some simulation and measured results are provided to verify the validity of the proposed surge model     

分时控制MOSFET高频感应加热电源

采用MOSFET等新型器件取代电子管后,固态感应高频加热电源克服了传统电源的缺点,获得了重量轻、体积小、效率高等优点,但是仍存在不足,如电源中半导体功率器件开关频率提高有限,随着频率的提高损耗会增加,器件和电源的寿命会缩短等。针对这些问题,在实现高频率电源时,文中提出了分时控制的方法,利用MATLAB／SIMUI。INK实现了分时控制的仿真,分析了分时控制的工作状态,并设计了样机进行试验验证。     

TIS320F2812构成的感应加热逆变控制器

针对现阶段感应加热领域逐渐数字化的趋势,将DSP芯片应用在感应加热电源的逆变器控制上,以达成频率跟踪与定角控制,从而实现智能控制,使得逆变器的控制与调整更加简单可行。分析了感应加热电源装置的发展趋势及其电源中逆变器的控制要求,设计了基于DSP的并联谐振式感应加热电源中的逆变器的控制主电路,成功实现了频率跟踪和定角控制。     

A 0.8 V low power low phase-noise PLL

A low power and low phase noise phase-locked loop(PLL) design for low voltage(0.8 V) applications is presented.The voltage controlled oscillator(VCO) operates from a 0.5 V voltage supply,while the other blocks operate from a 0.8 V supply.A differential NMOS-only topology is adopted for the oscillator,a modified precharge topology is applied in the phase-frequency detector(PFD),and a new feedback structure is utilized in the charge pump(CP) for ultra-low voltage applications.The divider adopts the extende...     

A low spur, low jitter 10-GHz phase-locked loop in 0.13-μm CMOS technology

This paper presents a 10-GHz low spur and low jitter phase-locked loop (PLL).An improved low phase noise VCO and a dynamic phase frequency detector with a short delay reset time are employed to reduce the noise of the PLL.We also discuss the methodology to optimize the high frequency prescaler's noise and the charge pump's current mismatch.The chip was fabricated in a SMIC 0.13-μm RF CMOS process with a 1.2-V power supply.The measured integrated RMS jitter is 757 fs (1 kHz to 10 MHz); the phase noise is -89 and-118.1 dBc/Hz at 10 kHz and 1 MHz frequency offset,respectively; and the reference frequency spur is below -77 dBc.The chip size is 0.32 mm2 and the power consumption is 30.6 mW.     

C波段宽带下变频型锁相高速跳频合成器

介绍了一种C波段宽带下变频型锁相高速跳频合成器,主要用于雷达及通信领域。该频率合成器采用锁相环(PLL)与外插电路组合的方式,将较高的输出频率迁移到较低频率后送至鉴相器,大大降低N分频器的工作频率,提高了频率合成器的最高输出频率,且输出频率间隔不变,解决了提高合成器输出频率和不降低频率分辨率的矛盾,实现低相位噪声输出。测试结果表明,输出频率4 460 MHz时,在频偏10 kHz处相位噪声为-123 dBc/Hz。采用可控输出的稳压芯片给HMC704LP4供电,通过控制电源的通断,保证HMC704LP4进入正确的工作模式,有效解决了HMC704LP4上电模式选择错误造成的失锁问题。     

Computer control of a Class-E amplifier

High frequency electrical power supplies used in many industrial applications have to be able to withstand appreciable variations in load impedance. This paper describes the use of a computer to control a Class-E amplifier power supply which is being developed for high frequency induction and dielectric heating applications.     

A 320 MHz, 1.5 mW@1.35 V CMOS PLL for microprocessor clockgeneration

This paper describes a low-power microprocessor clock generator based upon a phase-locked loop (PLL). This PLL is fully integrated onto a 2.2-million transistors microprocessor in a 0.35-μm triple-metal CMOS process without the need for external components. It operates from a supply voltage down to 1 V at a VCO frequency of 320 MHz. The PLL power consumption is lower than 1.2 mW at 1.35 V for the same frequency. The maximum measured cycle-to-cycle jitter is ±150 ps with a square wave superposed to the supply voltage with a peak-to-peak amplitude of 200 mV and rise/fall time of about 30 ps. The input frequency is 3.68 MHz and the PLL internal frequency ranges from 176 MHz up to 574 MHz, which correspond to a multiplication factor of about 100