新型北斗用户机射频模块设计

为减小北斗用户机的体积,降低终端成本,缩短终端系统调试时间,文中采用北斗卫星导航系统专用射频芯片,设计了一款新型的北斗用户机模块。该模块体积仅为27mm×19mm。调试后的测试结果为：接收通道噪声系数小于4．5dB,AGC（自动增益控制）范围大于55dB,中频输出幅度为峰峰值1V,输入驻波比小于1．5;发射通道功率调整范围达到-10dBm～5dBm,输出1dB压缩点大于10dBm,本振抑制大于30dB,本振相位噪声误差小于0．9°。测试结果表明射频模块性能全部满足整机要求。     

CPT铷原子钟锁相环频率合成器设计和分析

基于CPT(相干布局囚禁)87铷原子钟设计出输出频率为3417 MHz的锁相环频率合成器,通过ADIsimPLL仿真出最佳环路带宽,环路滤波器参数以及相位噪声等,并通过STM32对锁相环芯片进行控制。对频率合成器进行了测试,电路尺寸为40 mm×40 mm,输出信号功率范围为-4 dBm^+5 dBm可调,输出信号噪声满足要求-88.65 dBc/Hz@1 kHz,-92.31 dBc/Hz@10 kHz,-104.63 dBc/Hz@100 kHz,杂散和谐波得到抑制,设计的频率合成器能很好的应用于原子钟的射频信号源。     

超宽带系统CMOS全集成射频收发器设计

本文介绍3.1-4.8GHz MB-OFDM系统的CMOS射频收发器。电路采用直接变频架构,由接收器、发射器和频率综合器组成。采用PGS隔离技术和其他隔离措施完成了单片射频收发器的版图布局。后仿真结果表明,接收链路可提供的最大增益为72dB,其52dB为可变增益,三个子频带内噪声系数介于5.2-7.8dB,带外IIP3不低于-3.4dBm。发射链路可提供的可控输出功率-8dBm到-2dBm,输出1dB压缩点不低于4dBm,输出信号边带抑制约44dBc,载波抑制不低于34dBc。频率综合器在三个频点间的跳变时间小于9ns。芯片采用Jazz0.18μm射频CMOS工艺设计,面积为6.1mm2。在1.8V电源电压下,总电流约221mA。     

Ku波段介质锁相抗振频率源研制

提出了一种混频介质锁相的方案,对Ku波段的发射信号进行一次混频锁相得到Ku波段的本振信号,实现了本振信号与发射信号的相位同步。电路设计采用了低噪底鉴相芯片和自主设计的低相噪Ku波段介质压控振荡器(DRVCO)。结构设计中充分考虑抗振动性能,并用ANSYS软件对结构进行力学仿真,达到很好的抗振动效果,组件外形尺寸为110mm×65mm×13mm。测试结果表明,静态下该Ku波段频率源输出功率12dBm,杂波抑制比≥70dBc,相位噪声-91dBc/Hz/@1kHz,-105dBc/Hz@10kHz;振动条件下1kHz、10kHz处相位噪声恶化不超过3dB。     

S频段小型化低相噪倍频器设计

本文利用阶跃恢复二极管的非线性特性设计了一款S频段低相噪高阶倍频器.倍频器输入频率100MHz,输出频率2GHz,输出功率0~5dBm,输出信号杂散10GHz内优于-90dBc,残留相位噪声指标优于-130dBc/Hz@1kHz.创新性地集成FBAR带通滤波器,电路尺寸小于24mm×14mm×5mm.     

基于单片机控制的频率综合器设计

以ADF4360芯片为核心,设计实现了频率综合器作为1.95 GHz一次变频超外差射频接收机的本振部分,并制作了单片机控制电路。经测试,可以在1.6GHz～1.95GHz范围内以0.5MHz为步长调节输出本振信号频率。在频率为1.9GHz时,相位噪声为-68dBc/Hz（1kHzoffset）、-71dBc/Hz（10kHz offset）、-110dBc/Hz（100kHz offset）、-115dBc/Hz（1MHz off-set）。频率偏差小于50kHz。     

C 波段低相噪锁相源的设计

本文详细介绍了一种高性能小数分频锁相跳频源的主要特点。它输出的C 波段捷变频信号带宽大于250MHz,相位噪声可达-105dBc/Hz（fm＝1kHz）,杂波抑制优于-70dBc,跳频时间小于80μs。该锁相源工作温度为-55～+70℃,体积98mm×72mm×15mm,并且通过了要求的各项环境试验考核,工作稳定。     

基于垂直互连技术的上下变频多芯片模块

采用垂直互连技术研制了一种X波段上下变频多芯片模块,实现了微波单片集成电路和介质基板在三维微波互连结构中的平稳转换、保证了微波信号的有效传输.简要分析了垂直互连对微波传输的影响和解决方法,应用微波仿真软件建立了互联结构的三维电磁场模型,对垂直互连结构进行了仿真优化.实测结果和仿真结果吻合良好.最后在较小尺寸盒体内实现了上变频链路、下变频链路、电源管理、TTL检测四个功能.模块测试结果表明,下变频链路的变频增益大于51 dB,噪声系数小于6 dB,杂散抑制小于65 dBc;上变频链路的变频增益大于9 dB,1 dB压缩点输出功率大于11 dBm,杂散抑制小于55 dBc;模块尺寸为80 mm×42 mm×15 mm,达到了小型化设计要求.     

GaAs pHEMT工艺6～18GHz有源倍频器MMIC

基于GaAs pHEMT工艺,设计了一个6～18 GHz宽带有源倍频器MM IC,最终实现了较高的转换增益和谐波抑制特性。芯片内部集成了输入匹配、有源巴伦、对管倍频器和输出功率放大器等电路。外加3.5 V电源电压下的静态电流为80 mA;输入功率为6 dBm时,6～18 GHz输出带宽内的转换增益为6 dB;基波和三次谐波抑制30 dBc。当输出频率为12 GHz时,100 kHz频偏下的单边带相位噪声为-143 dBc/Hz。芯片面积为1 mm×1.5 mm。     

基于三维集成技术的Ku波段四通道T/R模块

基于三维集成技术研制了一款适用于表面贴装技术的Ku波段四通道T/R模块.模块内部设计成两层层叠结构,层间使用球栅阵列实现互连,仿真分析模块微波垂直互连结构、腔体谐振和散热模型,实现模块的小型化.模块集成了数控移相、数控衰减和串并转换等功能,由幅相控制多功能芯片、开关功率放大器芯片、限幅低噪声放大器和控制芯片构成.测试结果显示,在Ku波段内,单路发射通道饱和输出功率大于30 dBm,接收通道增益大于20 dB,噪声系数小于3.5 dB,模块尺寸为16 mm×16 mm×2.5 mm.     

Ku频段上变频器的设计与实现

阐述了一种Ku频段卫星通信上变频器的实现方案,针对低杂散和低相位噪声输出这2个难点,采用多次变频方案以及选用高抑制度的滤波器实现变频器的低杂散输出;采用多环锁相方案实现低相位噪声输出。给出测试结果,杂散抑制-70dBc(500MHz带内),相位噪声-85dBc/Hz@10kHz,验证了该方案的可行性。     

一种钽酸锂压控振荡器的设计与实现

该文使用具有低电容比、宽调谐范围的钽酸锂晶体设计了一巴特勒共基低相位噪声压控振荡器,此设计在寻求高有载品质因数QL的同时保持了振荡器的输出功率。使用的钽酸锂晶体的无载品质因数Q0约为1.24×103,其频率为10.727MHz。设计出的巴特勒振荡器QL≈33%Q0,输出功率约为11dBm。不加压控的情况下,实际测得该振荡器的相位噪声结果为-85dBc/Hz@10 Hz和-145dBc/Hz@1kHz。在此基础上,增加一变容二极管作为压控元件设计了钽酸锂压控振荡器,在2~10 V范围内,测得控制电压压控斜率约为86.6×10-6/V,相位噪声测试结果优于-82dBc/Hz@10Hz和-142dBc/Hz@1kHz,实现了具有宽调谐范围的低相位噪声钽酸锂振荡器的设计。     

低相位噪声微波频率源的研究

通过对微波频率源相位噪声的分析,针对一个C波段微波频率源低相位噪声的要求,对比分析了直接倍频、数字锁相以及高频鉴相之后再倍频三种方案之间的相位噪声差别。最终得出采用直接在超高频(UHF)波段对输入信号进行模拟鉴相并锁定之后再倍频才能达到所要求的相位噪声指标。对制成的样品进行了测试,取得了预期的相位噪声指标。该C波段微波频率源的相位噪声可以达到:≤-120 dBc/Hz@1 kHz,≤-125 dBc/Hz@10 kHz,≤-130dBc/Hz@100kHz,≤-140 dBc/Hz@1 MHz。直接在UHF波段进行高频鉴相的技术,通过提高鉴相频率大幅降低了微波锁相频率源的相位噪声。     

用于434/868MHz FSK/OOK CMOS发射机的锁相环设计

一种可输出434/868MHz信号的Σ-Δ分数分频锁相环在0.35μmCMOS工艺中集成。该发射机系统采用直接调制锁相环分频比的方式实现FSK调制,OOK的调制则通过功率预放大器的开-关实现。为了降低芯片的成本和功耗,发射机采用了电流数字可控的压控振荡器(VCO),以及片上双端-单端转换电路,并对分频器的功耗设计进行研究。经测试表明,锁相环在868MHz载波频偏为10kHz、100kHz和3MHz处的相位噪声分别为-75dBc/Hz、-104dBc/Hz和-131dBc/Hz,其中的VCO在100kHz频偏处的相位噪声为-108dBc/Hz。在发送模式时,100kHz相邻信道上的功率与载波功率之比小于-50dB。在直流电压2.5V的工作条件下,锁相环的电流为12.5mA,包括功率预放大器和锁相环在内的发送机总面积为2mm2。     

X波段低相噪频率综合器设计

介绍了一种X波段低相噪频率综合器的实现方法。采用混频环与模拟高次倍频相结合的技术,实现X波段跳频信号的产生。采用该技术实现的频率综合器杂散抑制可达-68 d Bc,相噪优于-99 d Bc/Hz@1 k Hz,-104 d Bc/Hz@10 k Hz,-106 d Bc/Hz@100 k Hz。重点论述了所采用的低相噪阶跃倍频的关键技术,详细分析了重要指标及其实现方法,实测结果证明采用该方法可实现给定指标下的X波段低相噪频率综合器。     

基于HBAR的X波段低相噪频率合成方法

基于高次谐波体声波谐振器(HBAR)的高Q值梳谱信号产生的特性提出了一种低相位噪声频率合成方法。该文根据HBAR的工作原理,采用HBAR与声表滤波器级联的方法共同构成低噪声振荡环路直接产生S波段信号,然后通过四倍频模块输出X波段频率信号。采用HBAR与声表滤波器串联的方式提高了带外频响抑制,输出的2.2GHz信号的相位噪声达-118.9dBc/Hz@1kHz,四倍频后得到的X波段信号8.8GHz的相噪达到-107.4dBc/Hz@1kHz。     

ZnO掺杂对PNN-PZT陶瓷结构及压电性能的影响

通过传统的固相烧结法制备了Pb(Ni_(1/3)Nb_(2/3))_(0.5)(ZraTib)_(0.5)O_3+x%ZnO(PNN-PZT+x%ZnO,质量分数x=0.2,0.4,0.6,0.8)压电陶瓷,该文研究了不同ZnO含量对PNN-PZT压电陶瓷的微观形貌、相结构及压电性能的影响。通过X线(XRD)表明,过量的ZnO加入使压电陶瓷出现焦绿石相;通过扫描电镜(SEM)分析表明,当x>0.4时,ZnO的加入由于烧结温度的降低,晶界不明显。实验表明,烧结温度为1 190℃保温2h,ZnO的掺杂量x=0.4时,压电材料的综合性能最好:介电常数εr=5 596,介电损耗tanδ=2.12%,压电常数d33=534pC/N,机械耦合系数kp=0.53。     

Ku波段小型化功率介质振荡器的研制

针对小型化条件下,影响介质振荡器输出功率、相位噪声等主要技术指标的因素进行了分析,提出了提高小型化微波功率介质振荡器的输出功率、降低相位噪声和改善器件散热的方法。通过优化电路结构和CAD仿真技术,解决了功率耗散大与盒体模块小、相位噪声要求高和腔体尺寸小这两个主要矛盾,研制出的DRO输出频率为Ku波段点频,输出功率达到了0.5W,工作效率为20%,相位噪声优于-80dBc/Hz@10kHz,体积为34mm×27mm×9mm。研制结果表明,该介质振荡器具有体积小、输出功率高、相位噪声较高等优点,性能可靠,满足系统小型化使用要求。     

C波段介质振荡器的研究与设计

利用负阻原理设计了5.9 GHz介质振荡器（DRO）,采用HFSS软件对介质谐振块（DR）进行三维仿真,应用Agi-lent公司的ADS软件对DRO进行了优化设计和非线性分析,用该方法制作的并联反馈式DRO性能良好,输出功率为10 dBm,相位噪声达到-100 dBc/Hz@10 kHz,-124 dBc/Hz@100 kHz。