一种快速编码的半随机LDPC码构造研究

低密度奇偶校验码(LDPC码)具有逼近Shannon限的优异纠错性能,在信道编码领域的应用越来越广泛,但是LDPC码的编码复杂性一直是制约其普遍应用的突出问题。奇偶校验矩阵的结构则直接决定着LDPC码的编码复杂度和译码性能。提出一种准双对角线结构的半随机LDPC码奇偶校验矩阵的构造方法,它具有IEEE 802.16e标准LDPC码的优异纠错性能和低编码复杂度,同时在码率、码长、基础校验矩阵和扩展因子等设计方面更具灵活性,能更好地适应工程实践的需要。采用这种构造方法,以(16 384,8 192)LDPC码为例进行快速迭代编码,能够获得优异的译码性能,可以用于实现高速率低复杂度的LDPC译码器设计。     

CMMB标准中LDPC码编码方法研究

对移动多媒体广播（CMMB）标准中的低密度奇偶校验（LDPC）码的校验矩阵结构进行了分析,针对其结构确立了一种可行的编码方法,即基于R.M.Neal的理论采用LU分解法。总结并验证了三种实用的三角矩阵（LU算法）,经过比较,在提出的算法中选择一个最优的方案进行编码。仿真结果表明,所选方法能够正确编码,且具有先进性,对于具体硬件实现有很好的实用价值。同时所列的三种LU算法,对于其他满足条件的矩阵也是通用的。     

一种基于BIBD的量子LDPC码构造新方法

利用均衡不完全区组设计(Balance Imcomplete Block Designs,BIBD)的半结构化低密度奇偶校验(Low Density Parity Check,LDPC)码设计方法,该文提出了一种获得自对偶CSS(Calderbank-Shor-Steane)式的量子LDPC码的校验矩阵的新构造方法。由于构造出的量子码校验矩阵稀疏,有且仅有一个4环(girth 4),在置信传播迭代译码算法下可获得良好的性能。数值计算结果表明,对于该构造方法得到的GF(6t+1)和GF(12t+1)量子LDPC码,比基于BIBD的其他构造方法所得到的量子码的码长更长、量子校验矩阵更加稀疏、性能也更加优越。     

基于循环群的准循环LDPC码构造

随机LDPC码的编码相当复杂,相对随机LDPC码而言准循环LDPC码具有编码复杂度低的特点,它可以用移位寄存器来实现线性复杂度的编码器.LDPC码通常采用Tanner图上的和积算法进行迭代译码.对于无圈的Tanner图,即girth为无穷大的Tanner图,和积译码是一种最优译码算法.本文提出了一种基于行列约束的LDPC码代数构造方法,这种构造方法可以构造出一类二元的准循环LDPC码,它的girth不小于6.仿真结果表明,构造出来的LDPC码在AWGN信道下采用和积迭代译码就误块率与误码率等方面的性能可与标准码相当.     

DTMB标准中LDPC码的译码实现

提出了一种准循环低密度校验码的部分并行译码结构,按照该结构设计的译码器可兼容多种码率的准循环低密度校验码,同时适用于规则码和非规则码,因此只需设计1个译码器就可完成不同码率的准循环低密度校验码的译码.在Altera公司的StratixⅡ-EP2S90器件上实现了DTMB标准中3种准循环低密度校验码的译码器.FPGA实现结果表明,与传统的译码方案相比,该译码方案可节省大约45%的逻辑单元.     

800Mbps准循环LDPC码编码器的FPGA实现

本文提出了一种准循环低密度奇偶校验码的低复杂度高速编码器结构.通过利用循环矩阵的结构特性,增加少量的硬件开销就可以提高编码器的并行度,得到一种基于并行SRAA结构的编码算法,提高了编码器的吞吐量.这种编码方法的主要优点是复杂度较低,且编码延时小.在Xilinx Virtex 4 FPGA上实现了(8176,7154)有限几何LDPC码的编码器,吞吐量达到800Mbps.     

800Mbps准循环LDPC码译码器的FPGA实现

本文提出了一种适用于准循环低密度校验码的低复杂度的高并行度译码器架构。通常准循环低密度校验码不适于设计有效的高并行度高吞吐量译码器。我们通过利用准循环低密度校验码的奇偶校验矩阵的结构特点,将其转化为块准循环结构,从而能够并行化处理译码算法的行与列操作。使用这个架构,我们在Xilinx Virtex-5 LX330 FPGA上实现了(8176,7154)有限几何LDPC码的译码器,在15次迭代的条件下其译码吞吐量达到800Mbps。      

一种基于循环移位矩阵的LDPC码构造方法

具有准循环结构的低密度奇偶校验码(QC-LDPC Codes)是目前被广泛采用的一类LDPC码。本文提出了一种结合PEG算法构造基于循环移位矩阵的QC-LDPC码的方法。该方法首先将QC-LDPC码传统的基于比特的二分图简化为基于Block的二分图,然后在该图中采用PEG算法遵循的环路最大原则确定每一个循环移位矩阵的位置,最后根据QC-LDPC码的环路特性为每一个循环移位矩阵挑选循环移位偏移量。利用该算法,本文构造了长度从1008bit到8064bit,码率从1/2到7/8各种参数的LDPC码。仿真结果表明,本文构造的LDPC码性能优于目前采用有限几何、两个信息符号的RS码、组合数学等常用的代数方法构造的QC-LDPC码。     

CMMB系统中LDPC码的 准循环译码结构研究

本文介绍了中国移动多媒体广播(CMMB)系统中低密度奇偶校验(LDPC)码校验矩阵的结构特征,并对其进行了准循环化.通过对其译码算法——归一化最小和算法的定点仿真,综合考虑性能和硬件实现的资源消耗,确定量化比特数为6.最后在FPGA芯片上实现了CMMB-LDPC码的部分并行结构译码,译码速度满足CMMB系统要求.     

一类准循环LDPC码的快速编码方法

简述了LDPC码的研究现状及编码方法.在此基础上分析了目前常用的编码实现方式,并针对一类准循环LDPC码的特点,提出一种更简洁的快速编码算法及设计实现思路.     

低密度校验码的研究进展

本文对低密度校验(LDPC)码的奇偶校验矩阵的构造方法和编译码方法进行了分析和总结,对LDPC码的应用及未来的研究方向进行了展望。     

低密度校验码的蚕食算法线性编码

首先论证了通过执行行列置换，将稀疏奇偶校验矩阵H变成近似下三角矩阵H^T，同时应用以对角扩展处理为核心算法的蚕食算法使编码的复杂度可控制为线性的。接着论述了蚕食算法的3个阶段：启动阶段、主要三角矩阵变化阶段、清除阶段，当算法结束时校验节点将以O(√n)的高概率剩余，即g将以极高的概率小于O(√n)。     

基于基矩阵排列优化算法的非规则准循环低密度奇偶校验码构造

为了提升非规则准循环低密度奇偶校验(QC-LDPC)码的误码率性能、降低构造算法的复杂度,该文提出一种基于基矩阵排列优化算法的非规则QC-LDPC码构造方法。首先,利用基于外部信息传递(EXIT)图的阈值分析算法得到满足码率和列重要求的非规则QC-LDPC码的最优度分布,然后将围长和短环数量作为新的约束条件对具有最优度分布的码集进行分析,得到具有最优度分布和最少短环数量的最优基矩阵排列结构,最后,根据得到的基矩阵对规则指数矩阵进行置零操作得到目标非规则QC-LDPC码。该构造方法相对于随机构造方法具有更低的实现复杂度,同时可以通过改变算法的参数值实现码长和码率的灵活设计。仿真结果表明,与现有的一些构造方法相比,所提方法构造的非规则QC-LDPC码在加性高斯白噪声(AWGN)信道上具有更好的误码率性能。     

基于LDPC码有效编码算法的编码调制系统

低密度奇偶校验码(LDPC码)的直接编码运算量较大,采用基于下三角矩阵的有效编码算法,通过重排列的顺序得到一个新的校验矩阵,以控制编码运算量为线性复杂度。编码后经过BPSK调制,采用对数域的BP译码算法进行解码。仿真结果表明,在AWGN信道下该系统有较好的误码率性能。     

一类改进的Gallager方法构造的低密度校验码

针对短环对有限长LDPC迭代译码性能的劣化,提出了一类基于Gallager方法构造的低密度校验码。该方法在保留Gallager构造基本形式的基础上,采用了类似准循环的构造形式,使生成的码字不受短环的干扰并具有好的距离特性。仿真结果表明,改进的编码在分组长度较短时甚至优于Gallager码的性能。     

非规则LDPC码的奇偶校验矩阵设计

提出了一种基于置换矩阵的非规则低密度奇偶校验（LDPC）码的校验矩阵设计方法。这 种新的校验矩阵的设计以单位矩阵的循环移位阵为基本单元,目的是通过对上三角矩阵进行 矩阵变换、行和列的位置交换等方法减少1的个数,从而避免短环长度为4的出现。仿真 结果表明,当迭代次数增大到10时,误码率曲线得到很好的改善,并且可以得到0930码率 。     

无线通信中的低密度码技术

介绍低密度码的概念、分类、图结构表示,以及基于图结构的译码算法。根据低密度码的图结构表示,研究双向图的周长、直径,及其对提高译码算法效率和码的性能所起的作用。     

基于二分图低密度奇偶校验码围长计算方法

对于任意给定的低密度奇偶校验（LDPC）码,快速计算其围长具有重要意义。通过对基于二分图LDPC码围长计算方法进行研究,提出了一种快速计算围长并能给出各校验节点（或信息节点）上经过的最短环个数的算法。通过MATLAB仿真测试表明,该算法对于PEGReg504x1008这样大规模的LDPC码Ⅳ矩阵,只需2．876s即可计算出该码的围长和各校验节点上经过的最短环个数,更说明该算法具有快速计算围长的能力。     

基于初等数论的圈长8规则准循环LDPC码

This paper is concerned with (3, n ) and (4, n ) regular quasi-cyclic Low Density Parity Check (LDPC) code constructions from elementary number theory. Given the column weight, we determine the shift values of the circulant permutation matrices via arithmetic analysis. The proposed constructions of quasi-cyclic LDPC codes achieve the following main advantages simultaneously: 1) our methods are constructive in the sense that we avoid any searching process; 2) our methods ensure no four or six cycles in the bipartite graphs corresponding to the LDPC codes; 3) our methods are direct constructions of quasi-cyclic LDPC codes which do not use any other quasi-cyclic LDPC codes of small length like component codes or any other algorithms/cyclic codes like building block; 4)the computations of the parameters involved are based on elementary number theory, thus very simple and fast. Simulation results show that the constructed regular codes of high rates perform almost 1.25 dB above Shannon limit and have no error floor down to the bit-error rate of 10-6 .     

规则LDPC码在瑞利平坦衰落信道下的设计和仿真

针对规则LDPC码,采用了行列都均匀的(evenboth)随机构造H的方式,在瑞利平坦衰落信道下和卷积码的性能进行了对比,证明了规则LDPC码在中短帧传输下在瑞利平坦衰落信道的优异性能。这对LDPC码应用于实际无线通信系统具有重要参考价值。