UPFC控制器IP设计

针对统一潮流控制器（UPFC）的物理模型控制系统实现时要求频率跟踪电网、幅值和相位连续可调的关键技术问题,采用现场可编程门阵列（FPGA）的设计方法,给出了UPFC物理模型控制系统的FPGA解决方案。阐述了其软硬件设计思想和方法,利用Altera公司的EDA开发工具Quartus II,采用开关损耗最小脉宽调制（PWM）方法设计了一个基于Avalon总线接口的统一潮流控制器的IP核,给出了UPFC IP核的功能及其结构,对调制波幅值和相位设置、调制波寻址、数据查找及幅值计算等子模块进行了详细描述,并利用S     

UPFC控制器IP设计

针对统一潮流控制器(UPFC)的物理模型控制系统实现时要求频率跟踪电网、幅值和相位连续可调的关键技术问题,采用现场可编程门阵列(FPGA)的设计方法,给出了UPFC物理模型控制系统的FPGA解决方案.阐述了其软硬件设计思想和方法,利用Altera公司的EDA开发工具Quartus II,采用开关损耗最小脉宽调制(PWM)方法设计了一个基于Avalon总线接口的统一潮流控制器的IP核,给出了UPFC IP核的功能及其结构,对调制波幅值和相位设置、调制波寻址、数据查找及幅值计算等子模块进行了详细描述,并利用Simulator和嵌入式逻辑分析仪SignalTap II进行了仿真验证.UPFC的FPGA解决方案使其整体性能大幅度提高.     

调控系统中统一潮流控制器稳态建模的实现

结合国内统一潮流控制器示范工程介绍了UPFC基本结构.根据目前调控系统的实际建设情况,设计了在调控系统建立统一潮流控制器稳态物理模型、量测采集模型的实现方式.将采用节点附加注入功率的UPFC模型应用于调控系统中在线运行的状态估计、调度员潮流、静态安全分析等高级应用软件,提出了计及UPFC的调控系统高级应用软件的实现方法...     

UPFC与发电机励磁多指标协调控制设计

针对统一潮流控制器(UPFC)与同步发电机励磁控制系统,结合控制系统控制特性及多指标控制设计理念,选取多个目标状态量线性组合为输出函数,运用多指标非线性控制算法,设计了统一潮流控制器(UPFC)的新控制策略,最后在单机无穷大系统上对其进行暂态仿真.仿真结果表明,所设计的多指标协调控制系统能够很好的解决接入点静态偏移的问题,并有效地控制节点电压和线路的潮流,改善了电力系统的暂态稳定性.     

UPFC控制器设计

分内部控制和外部控制2部分对统一潮流控制器(UPFC)进行控制器设计.内部控制采用SVPWM控制,负责提供UPFC串、并联侧电压源逆变器的触发信号,并采用一种改进的相位求解方法解决了期望输出电压矢量相位计算过程中的数值溢出问题.外部控制采用在全论域范围内带有自调整因子的变间距模糊交互控制.负责产生UPFC串、并联侧逆变器所需的控制矢量.运用Matlab仿真工具对含UPFC的单机无穷大系统进行了仿真研究.仿真结果表明所设计的UPFC可以有效地控制线路潮流、节点电压和UPFC直流侧电容电压.并且具有响应速度快、超调小、控制精度高、鲁棒性强的优点.     

UPFC新型多指标控制设计

针对统一潮流控制器（UPFC）控制系统模型及其控制性能中动、静态品质协调不足的问题,提出一种基于微分代数系统控制理论下的UPFC新型控制系统模型。并结合非线性控制设计中多指标控制设计理念,选取多个目标状态量线性组合为输出函数,运用微分代数系统控制设计方法,设计了统一潮流控制器（UPFC）的新控制策略。最后在单机无穷大系统上对其进行暂态仿真。仿真结果表明,所设计的微分代数控制系统能够很好地解决接入点静态偏移的问题,并有效地控制节点电压和线路的潮流,改善了电力系统的暂态稳定性。     

UPFC新型多指标控制设计

针对统一潮流控制器(UPFC)控制系统模型及其控制性能中动、静态品质协调不足的问题,提出一种基于微分代数系统控制理论下的UPFC新型控制系统模型。并结合非线性控制设计中多指标控制设计理念,选取多个目标状态量线性组合为输出函数,运用微分代数系统控制设计方法,设计了统一潮流控制器(UPFC)的新控制策略。最后在单机无穷大系统上对其进行暂态仿真。仿真结果表明,所设计的微分代数控制系统能够很好地解决接入点静态偏移的问题,并有效地控制节点电压和线路的潮流,改善了电力系统的暂态稳定性。     

阻塞调度中统一潮流控制器控制参数的整定方法研究

提出一种在阻塞调度中UPFC控制参数的整定方法。针对调节线路潮流，把UPFC串联等效源的幅值和相位作为其在阻塞调度中的控制参数。采用逐步优化、分步调节来确定UPFC的控制参数：先固定相位参数，进行“横向”调节。在这种调节方式不能满足系统潮流调整需求时，再把幅值参数固定在限值，进行“旋转”调节，来充分发挥UPFC的潜力。每一步调节的过程可以表述为含有UPFC控制参数的优化潮流问题，采用非线性内点方法对其进行求解。最后用算例对该方法的可行性和有效性进行了验证。     

利用多端统一潮流控制器阻尼多模态振荡

研究了多机系统中使用统一潮流控制器(UPFC)抑制电力系统多模态振荡的可行性.首先推导了作为UPFC概念延伸的多端统一潮流控制器(MUPFC)的非线性动态模型和线性化的Phillips-Heffron模型.利用UPFC和MUPFC具有多个控制回路的特点,提出在其多个控制回路上附加多个阻尼控制器来阻尼多模态振荡.通过模态分析,采用可控性指标对系统中的各个弱阻尼模态选取有效的控制回路,并设计了附加阻尼控制器.仿真结果表明,通过该方法确定的在一个UPFC或MUPFC上设置的多个附加阻尼控制器能够成功实现对电力系统多模态振荡的抑制.     

UPFC并联侧双环控制策略的研究

从统一潮流控制器（UPFC）并联侧系统数学模型出发,设计了UPFC并联侧双环控制系统,内环用电流解耦控制器实现dq轴电流解耦,外环用d轴控制直流电容电压,q轴控制节点电压的PI控制方式,同时加入电流前馈控制环节和电流反馈控制环节,提高了系统精度和响应速度。仿真系统采用高电压等级,并使用标幺值方法分析和计算各类控制器的参数,通过仿真验证了所设计系统的准确性和有效性。     

基于SOPC的边界扫描测试控制器开发

本文阐述了一种新颖的基于SOPC边界扫描控制器的设计,提出了一种更加灵活、高效的嵌入式系统新解决方案.该方案将边界扫描测试子系统嵌入在Altera公司推出的低成本、高密度、具有嵌入式NIOS软核CPU的Cyclone Ⅱ系列的现场可编程阵列(FPGA)上,大大提高了系统设计的灵活性、边界扫描的测试效率.同时开发的具有自主知识产权的JTAG控制IP核模块为SOPC系统提供了一个颇有实用价值的组件,无需专用边界扫描测试设备即可实现系统的边界扫描测试功能.详细论述了基于SOPC的边界扫描控制器设计及JTAG总线控制IP核模块的开发.仿真及实验结果表明,此设计正确合理,能够进行有效的边界扫描测试.     

非正弦无功功率计算的FPGA设计与实现

在分析了非正弦无功功率数学模型的基础上,提出了非正弦无功功率计算的FPGA模型。利用Altera公司的FFT IP Core估算各次谐波的幅度和相位,并设计了乘积之差模块用来实现无功功率的数学计算,同时设计了移位电路模块和累加器模块用来完成数据的修正和无功功率的累加。利用VHDL语言实现了各个功能模块,并通过QuartusII软件对系统进行仿真验证,最终结果应用到某电能计量芯片的ASIC设计中。理论计算和仿真结果表明,该设计具有较高的计量精度。     

基于PSCAD/EMTDC的统一潮流控制器动态仿真模型

设计了组成统一潮流控制器(UPFC)的动态仿真模型的各个模块,包括正弦脉宽调制(SPWM)信号产生模块、电压源变换器(VSC)控制模块和UPFC控制器的比例积分(PI)控制电路.首先采用三相桥式全控电路组成VSC,VSC的开关器件采用绝缘栅双极性晶体管(IGBT),门极信号按SPWM的方式产生.然后通过分析线路传输功率方程设计了一个简单的PI控制器,并构成完整的UPFC仿真模型.还基于该动态模型对UPFC在功率调节、电压控制和抑制振荡等方面的功能进行了仿真分析.仿真结果表明该UPFC仿真模型在线路功率发生较大变动时能使线路快速恢复;在系统发生三相短路时能有效减少系统的功率损失和减小母线电压的暂降幅度;在系统发生功率波动时还能大幅度减小振幅.     

基于SOPC的家居安防视频监控系统的设计

提出了以NiosⅡ软核处理器为核心,利用SOPC技术构建网络硬件平台,采用TCP/IP协议栈实现信息数据网络化传输的家居安防视频监控系统的设计方案。详细分析了系统的功能需求,确定了系统总体设计方案;对系统主要功能模块的设计、配置进行了分析,给出了部分电路的具体实现方法;提出了利用uClinux开放的TCP/IP协议代码实现信息数据网络化传输的方法,分析了图像采集部分的软件设计,给出了相应的设计流程。采用SOPC方案进行系统设计,充分利用了FPGA的可编程性,整个开发过程变得灵活方便;以嵌入式操作系统uClinux作为软件平台,图像的采集和网络传输更为稳定可靠。     

PS/2设备接口IP核设计

用Verilog硬件描述语言实现了PS/2设备接口的IP核设计,详细描述了IP核的结构划分和各模块的设计思想,并在FPGA上进行验证.结果表明此IP核功能正确,可以方便地在SOPC系统中复用.     

基于SOPC的MPEG-4内核设计

针对MPEG-4的视频图像压缩,采用基于片上可编程系统芯片（SOPC）的知识产权核（IP核）的设计方法来实现。本设计在视频对象VO（Video Object）分割的基础上,对图像的采集、预处理和处理器模块进行背景DCT编码、量化编码、哈夫曼编码及纹理形状编码等,完成了主函数及可重复利用的IP核的设计。通过综合仿真得到仿真波形及压缩处理结果,并实现了在SOPC硬件开发平台上的下载。用可重复利用的IP核的方法来实现视频图像压缩,增强了系统的灵活性和扩展性,体现了本设计的创新。     

基于SOPC的逻辑分析IP核设计

设计了1种Avalon总线接口的逻辑分析伊核和完整的逻辑分析仪SOPC系统.该系统具备对待测信号进行电平、边沿组合触发,以及多条件顺序触发的能力,触发位置精确可调;能够实现循环存储、分段存储等功能,采样点数连续可调;集成USB2.0 ULPI接口IP核,可以实现高速数据通信;使用了Nios Ⅱ处理器,并最大限度的优化了...     

基于FPGA的智能化电器改进设计

利用片上可编程系统设计方法,设计了基于FPGA的智能化电器.在综合分析智能化电器结构模块的基础上,设计了构成微机保护芯片的一系列IP模块,并充分利用NiosII软核处理器的宏功能模块,组合实现线路保护的系统芯片设计.在Altera公司的FPGA作硬件仿真和测试,验证了芯片设计的正确性.     

32位软核处理器NIOS II的以太网接口设计与实现

本文阐述了32 位软核处理器NIOS II以太网接口的实现方法,结合SOPC可以灵活配置的特点,定制了硬件系统,给出了软件设计的主要流程及部分实现要点.在FPGA上构建SOPC系统,并在NIOS II上移植了操作系统uClinux,编写了软件驱动程序,通过PC向片上可编程系统发数据包,可以从以太网接口获得所有数据包的返回信息.实验表明,以NIOS II和DM9000A以太网控制器构成的网络化测控系统,结构简单、性能稳定可靠.     

基于SOPC的三相信号源的研究

本文设计了基于SOPC技术的三路信号发生器,将NIOSII软核、DDS模块和其他控制逻辑嵌入到单片FPGA当中,简化了系统的设计。在产生波形时采用存储器分时复用技术,使三个通道的数据指针指向SRAM的同一波形数据空间。这样,本仪器不仅能产生三路独立的、互不影响的波形信号,而且还能产生频率相同,相位可预置的三相谐波信号。本文设计的六通道并转串循环扫描模块使单片DACAD5621实现了六通道DAC的功能,减少了仪器的设计成本。