双极型半导体集成电路的可靠性设计

半导体器件的可靠性在很大一部分程度是取决于产品的可靠性设计。在产品的开发研制过程中,必须合理地采用可靠性设计技术和工程方法才能有效地提高产品的可靠性,以保证产品的可靠性指标。只有在器件设计时就奠定可靠性基础.才能实现产品的高可靠。本文是本人参阅有关技术资料及自己多年的实际工作经验和生产中的具体问题、数据及结果整理而成,可供从事双极型电路设计的人员作参考。双极型半导体集成电路的可靠性设计分为以下几个方面:(1)可靠性目标;(2)设计标准化;(3)线路设计;(4)版图设计;(5)工艺设计;(6)结构设计;(7)可靠性试验及失效分析;(8)设计评审。     

双极型集成电路可靠性技术

为了更为准确的探究双极型集成电路的相关技术,本文的立足于影响双极型集成电路的主要因素基础上,对的当前国内外广泛应用的双极型集成电路运用的相关可靠性技术进行展开讨论。从而在设计方法、具体工艺以及元器件的诸多视角下来提出双极型集成电路的技术应对措施,从而来达到有效提高双极型集成电路在实践应用中的可靠性与实用性。     

双极模拟集成电路版图识别的模式识别算法

双极模拟ＩＣ在广泛应用于个人移动通信ＲＦＩＣ中占有重要地位。双极模拟ＩＣ版图识别与验证是其ＣＡＤ研究的重要内容之一。基于模式识别和专家系统的思想,提出了一种双极模拟ＩＣ版图识别的模式识别算法。该方法定义了五种基本版图图形关系,在此基础上构造了版画图技术向量,建立了算法系统及识别系统。该识别算法的优点在于与具体工艺过程无关,从而使识别过程完全系统化。实验表明,该识别系统有效、准确、可靠。     

双极型集成电路可靠性技术

介绍了影响双极型集成电路可靠性的主要因素,重点分析了当前国内外双极型集成电路可靠性的研究方法.通过在设计、工艺、原材料和元器件等方面采取对策和措施,可达到提高双极型集成电路可靠性的目的.     

汽车电压调节器集成电路芯片版图设计

介绍了基于4μm双极型对通隔离工艺的汽车电压调节器功率集成电路芯片的版图设计。版图设计的主要出发点是高精度、大调整电流和高可靠性三方面。版图中各模块采用了热对称设计和等温线设计,关键元件的匹配采用了中心对称设计,大功率调整管采用了宽发射极窄接触条和圣诞树型结构相结合的方案。芯片测试结果表明,电压调节器的调节精度为14.2±0.15V,最大调节电流为5A,较好地实现了预定电路功能。芯片成品率达80%。     

高性能双极型集成电路晶体管

本文讨论作为集成电路元件的高性能双极型晶体管的现状和有关的工艺问题。     

非平面多层外延双极功率集成电路工艺

用廉价的方式把数字、模拟和功率元件集成在单片衬底上的市场需求,在许多应用方面的重要性正在持续的增长。本文描述非平面多层外延双极型功率集成电路的工艺,此工艺特别适用于低成本电源的应用,例如串联—通道稳压器。本概念能提高晶体管特性,并能扩展到更为复杂更高性能的智能功率集成电路的应用领域。     

双极模拟集成电路版图验证程序的开发及应用

在引进CADENCE软件的基础上，开发适用于双极模拟集成电路的版图验证程序。对版图进行了全面的几何设计规则的检查（DRC），并将版图和线路图进行比较（LVS），以确保版图设计的正确性。     

双极型IC版图数据提取器的设计

文中介绍了一种新型双极型ＩＣ版图数据提取器的设计思想和方法，并将其应用于电迁移失效分析。     

体硅集成电路版图抗辐射加固设计技术研究

辐射效应是电路在太空等领域应用时遇到的首要问题,常常会引起电路出错或失效。为了满足抗辐射电路设计的需求,必须提高电路抗辐射效应的能力。文章分析了辐射效应对器件产生的影响。针对电路在辐射环境中应用时存在的问题,文章从版图抗辐射设计加固的角度出发,介绍了抗总剂量的环形栅、倒比例器件,以及抗单粒子昆倾效应抗辐射版图的设计方法。在电路设计时,通过上述几种版图设计方法的应用,可以提高电路的抗辐射性能,进而提高电路的可靠性。     

双极性集成电路的ESD保护

描述了IC的ESD保护方案.     

集成电路版图欧拉路径的快速判寻方法

版图欧拉路径法是实现集成电路版图面积最小化的常用方法.讨论了版图欧拉路径与布尔表达式的关系,提出一种版图欧拉路径快速判寻方法.利用该方法,设计了几种典型电路的版图欧拉路径,并运用集成电路设计软件设计其中一种电路,经过优化后的版图面积明显减小.该方法快速、准确、方便,具有广阔的应用前景.     

一种用于双极电路ESD保护的SCR结构

针对目前双极电路的ESD保护需求,结合双极电路的特点和制造工艺,设计了一种可控硅整流器(SCR)结构.使用器件仿真工具MEDICI,对器件的结构参数进行了优化设计,得到的ESD电压大于3 kV,很好地满足了设计要求.     

一种新颖的集成电路版图验证方法

版图验证是集成电路设计的瓶颈之一。文章全面系统地阐述了超大规模集成电路LVS版图验证的原理、方法和基本的流程，着重介绍了基于Dracula开发的CMOS、Bipolar和ABCD(Advanced Bipolar CMOS DMOS)工艺的LVS命令文件，在解决以上工艺的电路LVS的过程中，取得了令人满意的效果。     

功率集成电路TID加固环栅器件研究现状综述

总结了标准工艺下功率集成电路中总剂量辐射(TID)加固环栅MOS器件与环栅功率器件的研究现状,归纳了不同结构形态的环栅器件的性能优劣,推荐8字形环栅MOS器件、华夫饼功率器件及回字形LDMOS器件结构用于功率集成电路的TID加固设计。同时,阐述了现有环栅MOS器件等效W/L的建模情况,提出保角变换是环栅MOS器件等效W/L精确建模的重要方法,最后还给出了环栅器件建库的基本流程。     

Aladin: A Layout Synthesys Tool for Analog Integrated Circuits

This paper presents a layout synthesis tool called ALADIN for analog integrated circuits. It is developed especially for analog circuit designers who can bring their special knowledge and experience into the synthesis process to create high quality layouts. The layout generation is based on relatively complex sub-circuits rather than non-optimal single devices. A flexible module generator environment is developed for designers to write and maintain technology and application independent module generators of sub-circuits. Based on the thorough study of simulated annealing and genetic algorithm applications in the analog module placement, a genetic placement approach with simulated annealing and a very fast simulated re-annealing placement approach have been developed. A two-stage placement technique is proposed. Analog module routing consists of two phases including global routing and detailed routing. The minimum-Steiner-tree based global routing can be integrated into the placement procedure to improve the routability of placement solutions. The compaction based constructive detailed routing finally realizes the layout of the whole circuit. This tool is integrated into commercial software with convenient interfaces provided. The benefit of ALADIN providing layouts comparable to expert manual ones is demonstrated with several circuits showing its competition compared to other existing tools.     

双极模拟集成电路抗辐射加固技术跟踪

介绍了国外硅双极模拟集成电路抗辐射加固技术的发展动态和γ射线、中子、高能重离子对双极模拟集成电路的辐射效应及其电路结构器件结构、工艺控制等关键加固技术。以极模拟集成电路的辐射损伤阈值。     

电力电子集成电路的静电放电（ESD）保护

本文描述了ESD的基本概念，介绍了电力电子集成电路的ESD保护方法和技术。最后，指出了在版图设计中应注意的一些问题。     

Modified Wilkinson Power Dividers for Millimeter-Wave Integrated Circuits

A modification of the Wilkinson power divider is presented that eases planar implementation while maintaining performance. By adding transmission lines between the resistor and the quarter-wave transformers of the traditional design, a range of valid solutions exists that meet the conditions of being reciprocal, isolated between the output ports, and matched at all ports. The proposed design is particularly useful at millimeter-wave frequencies where reduced physical dimensions make a circuit configuration suitable for low-cost package-level implementation difficult using traditional methods. Two frequency bands are demonstrated. At V-band, the circuit gives 0.3-dB excess insertion loss, 19-dB isolation, and 50% bandwidth. At the W-band, the circuit gives 0.75-dB excess insertion loss, 24-dB isolation, and 39% bandwidth.