单通道8bit1.4GS/s折叠内插ADC

基于0.18 μm CMOS工艺设计并实现了一种8 bit 1.4 GS/s ADC.芯片采用多级级联折叠内插结构降低集成度,片内实现了电阻失调平均和数字辅助失调校准.测试结果表明,ADC在1.4GHz采样率下,有效位达6.4bit,功耗小于480 mW.文章所提的综合校准方法能够有效提高ADC的静态和动态性能,显示出...     

4 bit相位量化ADC设计与实现

分析了应用于DRFM系统的4bit相位ADC原理并介绍了一种4bit相位ADC电路结构,该电路采用类似于幅度ADC的Flash拓扑在标准半导体工艺下设计并实现,芯片面积2.3mm×1.7mm,功耗620mW,数字输出满足LVDS电平标准。测试结果显示该ADC瞬时带宽高于1GHz,动态范围大于26dB。     

微电子所研制成功8GS/s 4bit ADC和10GS/s 8bit DAC芯片

近日,中科院微电子所微波器件与集成电路研究室(四室)超高速电路课题组在超高速ADC/DAC芯片研制上取得突破性进展,成功研制出8GS/s 4bit ADC和10GS/s 8bit DAC芯片。ADC芯片采用带插值平均的Flash结构,集成约1250只晶体管,测试结果表明芯片可以在8GHz时钟频率下稳定工作,最高采样频率可达9GHz。超高速DAC芯片采用基于R-2R的电流开关结构,同时集成了     

微电子所成功研制出4GS/s 8位ADC和3GS/s 12位DAC芯片

近日,中科院微电子所微波器件与集成电路研究室(四室)超高速数模混合电路研发团队在超高速模数/数模转换器(ADC/DAC)、直接数字频率合成器(DDS)相关芯片研制上取得重要进展,成功研制出多款高性能芯片。研制成功的芯片包括:4GS/s8位ADC,该芯片由两路ADC交织而成,每路集成宽带采样保持电路并采用优化的折叠内插结构实现。芯片内部集成SPI编程接口,可以有效校准两     

一种8位1 GS/s折叠内插A/D转换器

基于TSMC 0.18 μm CMOS工艺,采用两级级联的折叠内插结构,设计了一种8位1 GS/s折叠内插A/D转换器。在预放大器阵列输出端引入失调平均网络,优化了预放大器阵列的输入对管尺寸,以补偿边界预放大器的增益衰减。在折叠电路中引入幅度补偿电路,以增加较小的电路功耗为代价改善了电路的带宽限制,提高了增益及输出线性范围。分析了内插平均电阻网路中的高倍内插误差,通过优化内插电阻值,实现了内插输出失调的减小,保证了系统良好的精度特性。仿真结果表明,在采样率为1 GS/s、输入正弦波频率为465.82 MHz的条件下,该8位折叠内插A/D转换器的有效位数能够达到7.31位,功耗为290 mW。     

A 4 GS/s 4 bit ADC with 3.8 GHz analog bandwidth in GaAs HBT technology

An ultra-wideband 4 GS/s 4 bit analog-to-digital converter(ADC)which is fabricated in 2-level interconnect, 1.4μm InGaP/GaAs HBT technology is presented.The ADC has a-3 dB analog bandwidth of 3.8 GHz and an effective resolution bandwidth(ERBW)of 2.6 GHz.The ADC adopts folding-interpolating architecture to minimize its size and complexity.A novel bit synchronization circuit is used in the coarse quantizer to eliminate the glitch codes of the ADC.The measurement results show that the chip achieves larger than 3.4 ENOBs with an input frequency band of DC-2.6 GHz and larger than 3.0 ENOBs within DC-4GHz at 4 GS/s.It has 3.49 ENOBs when increasing input power by 4 dB at 6.001 GHz of input.That indicates that the ADC has the ability of sampling signals from 1st to 3rd Nyquist zones(DC-6 GHz).The measured DNL and INL are both less than±0.15 LSB. The ADC consumes power of 1.98 W and occupies a total area of 1.45×1.45 mm~2.     

一种二极管桥式跟踪保持电路设计

设计了一种基于二极管桥的两级全差分跟踪保持电路,两级模块由独立的时钟控制,可以各自工作在跟踪模式。芯片采用1μm GaAs HBT工艺实现,芯片大小为1.8mm×2mm,功耗2.75W。经测试,电路可以工作在1GS/s采样速率下,单端输入峰峰值250mV信号时采样带宽超过7GHz;单端输入峰峰值250mV,DC-2GHz信号时,电路具有8bit有效位。     

一种折叠内插式高速模数转换器的设计

描述了一种8bit,125MS/s采样率的折叠内插式ADC采用折叠内插结构设计。系统采用全并行结构的粗量化器实现高3位的量化编码,细量化部分采用折叠内插结构实现低5位的量化编码。电路设计中涉及分布式采样保持电路、折叠内插电路并在文章最后提出一种粗量化修正电路设计。通过HSPICE仿真测试,在采样频率为125MHz下对100M以内的输入频率测试,ADC信噪比达到40.0dB以上,功耗仅为170mW。     

基于40 nm工艺的单比特超宽带ADC

采用TSMC 40 nm工艺实现了一款宽带高速ADC。芯片采用时间交织的结构,单通道采用Flash结构,采样率为5 GS/s,8个子通道交织达到40 GS/s的采样率。测试结果表明,芯片的采样率可以达到38.4 GS/s,且在该采样率下,输入信号带宽可达18 GHz,灵敏度小于-20 dBm,可以满足单比特超宽带收发系统的需求。     

一种0.18微米CMOS工艺下超高速宽带折叠内插ADC的数字校正技术

本文呈现了一种0.18微米CMOS工艺下超高速宽带折叠内插ADC的数字校正技术。对ADC的高3位Flash转换器和低5位折叠内插ADC执行了类似的数字校正。电路的Spice仿真和芯片测试结果显示,对于高频宽带模拟信号输入,当禁用校正电路时,该ADC地 ENOB只能达到5.9位,启用校正,ENOB可以获得7.2位。     

4—溴—4′—羟基联苯的合成

4－溴－4′－羟基联苯是合成液晶显示材料的关键中间体,以对羟基联苯为原料,采用羟基酯化保护后进行溴代的方法。研究了合成4－溴－4′－羟基联苯的反应条件和工艺路线,发现以碘或铁作为催化剂,在乙酸酐或乙酸中反应收率较低,而在三氟乙酸酐的作用下收率较高。实验表明在三氯化铁作用下,三氟乙酸酐和溴生成的三氟乙酰基次溴酸酐是合成4－溴－4′－羟基联苯的较好的溴代试剂。     

4-(trans-4-n-烷基环己基甲氧基)-4'-氰基联苯的合成

以ｔｒａｎｓ－４－ｎ－烷基环已基甲醇和４－溴－４’－羟基联苯为原料合成了一组４－（ｔｒａｎｓ－４－ｎ－烷基环已基甲氧基）－４’－氰基联苯类液晶化合物,用ＩＲ、ＭＳ、元素分析确证了化学结构。研究发现铜盐对ｔｒａｎｓ－４－ｎ－烷基环已基甲醇的溴代反应有催化作用;在相转移催化剂的作用下进行醚化获得较高收率;氰代反应以Ｎ－甲基－２吡咯烷酮溶剂效果较好。ＤＳＣ测试结果表明该类液晶化合物具有较高的清亮点。     

钕离子^4I11／2能级寿命模型研究

钕离子^4I11/2态寿命是掺钕激光玻璃的一个重要参数。本文介绍了利用泵浦探测技术直接测量钕离子下能级寿命的方法。在理论分析的基础上,建立了用于对实验数据进行数值分析的简化的数值模型。通过与Bibeau等人的数值模型模拟的结果对比,可以认为这种模型和简化是合理的。它可直接用来对我国固体高功率激光驱劝器中钕玻璃的汝离子下能级寿命进行分析。     

4-溴-4'-羟基联苯的合成

４－溴－４＇－羟基联苯是合成液晶显示材料的关键中间体,以对羟基联苯为原料,采用羟基酯化保护后进行溴代的方法,研究了合成４－溴－４＇－羟基联苯的反应条件和工艺路线,发现以碘或铁作为催化剂,在乙酸酐或乙酸中反应收率较低,而在三氟乙酸酐的作用下收率较高。实验表明在三氯化铁作用下,三氟乙酸酐和溴生成的三氟乙酰基次溴酸酐是合成４－溴－４＇－羟基联苯的较好的溴代试剂。     

4-(2,3,5,6-四氟-烷基取代苯乙基)苯甲酸-4'-氟-4-联苯酯的合成及液晶性研究

以2,3,4,5,6-五氟溴苯和脂肪醛为起始原料,设计并合成了一系列含四氟苯基亚乙基的四环酯类液晶化合物,通过偏光显微镜和DSC对其相变行为进行了研究.整个系列化合物有较宽的向列相温度范围,所合成的化合物中,随着末端碳链的增长,熔点和清亮点呈现下降趋势.     

4-羟基-4′-氰基联苯的合成

以4－羟基联苯为原料，经酰化、氨解、脱水三步反应合成了液晶材料重要中间体4－羟基－4′－氰基联苯，总收率达51.8%，其结构经核磁共振、质谱、红外光谱等确证，HPLC含量在99％以上。     

高频电离层信道4F4T4PSK系统性能

本文提出了高频电离层信道４Ｆ４Ｔ４ＰＳＫ通信系统性能分析方法，给出了其误码率表达式。４Ｆ４Ｔ４ＰＳＫ系统在时变信道上传输出为加性噪声和多条具有不同时延，不同频移和不同到达角传播路径信号的总和。误码率表达式考虑了信道中存在的瑞利衰落，频率与时间选择性衰落，四重频率分集及白噪声的影响。给出了该“不可克服误码率”与信道中存在的归一化最大多径时延和归一化多普勒散布的关系曲线，并根据其结果，讨论了该本制对多