有源二阶锁相环路滤波器设计

为了改善锁相环频率合成器的性能,对有源二阶锁相环路滤波器的设计方法进行了总结与归纳.根据环路滤波器传递函数和单环锁相系统传输函数,通过工程算法计算环路滤波器各个参数,分析了不同环路带宽和杂散因素等对环路滤波器设计的影响.以单环锁相环为例,对有源二阶锁相环路滤波器进行了设计,运用ADS软件进行仿真,对结果加以对比分析,证明该环路滤波器能使锁相环频率合成器满足低杂散、低相噪、快速锁定的性能要求.     

一种四阶锁相频率合成器的环路设计

重点讨论了四阶锁相频率合成器的环路滤波器的设计.环路滤波器主要采用有源比例积分滤波器,为获得更好的环路性能,采用了三阶环路滤波器.通过环路开环传递函数,得到了环路的时间常数和环路滤波器的元件的设计公式.对环路进行了仿真实验,实验结果和实际测试表明总体性能较好,能满足项目要求.     

超高频数字式锁相环频率合成器

本文对７１３５～７１８ＭＨｚ的超高频数字式锁相调频频率合成器的组成、设计原理进行了介绍。测示结果表明：本调频合成器能够达到频率范围宽、波道间隔小、频率稳定度高、调制指数小等指标。在实际通信机中，对于多频道信号来说，最常见的是锁相式频率合成器。这种合成器，往往采用二种类型的环路：一种是脉冲取样锁相环；另一种是可变数字分频环以及模拟或它们之间的组合环。脉冲取样环存在着错锁，瞬时失锁等问题，从而使整个设备的可靠性降低。可变数字环路解决了错锁及瞬时失锁的问题，尤其对于频率间隔要求很小的合成器，更是常用可变数字分频环来实现。     

跳频频率合成器中混沌现象的研究

混沌是非线性系统中一种复杂动力学行为,锁相环频率合成器是在跳频通信中被广泛采用的一个非线性负反馈控制系统,其中混沌的存在影响了频合成器的频谱纯度。本文从杂散的角度出发对锁相跳频频率合成器中混沌现象进行了研究.提出了环路混沌的数学模型,导出了环路的微分方程,用Melnikov方法证明了频率合成器中混沌的存在,并给出了产生混沌的条件。     

X~Ku波段宽覆盖捷变频频率合成器研制

提出了一种宽相对覆盖、低相位噪声的捷变频频率合成方法。该方法首先利用混频锁相环方法进行宽带锁相得到低相噪性能与捷变频性能,进而针对混频锁相环在宽覆盖情况下环路带宽急剧变化而导致系统相噪和捷变频性能下降的问题,提出实时调节锁相环电路的鉴相增益,以对压控振荡器的等效压控增益非线性进行补偿,从而实现在宽覆盖范围内锁相环环路带宽基本保持恒定,即确保所覆盖范围内低相噪性能与捷变频性能的一致性。基于本方法研制实现的11.1~13.1 GHz,最小步进10 MHz的宽覆盖合成器全范围环路带宽基本保持在600 kHz,输出信号相噪优于-83 dBc/Hz@1kHz,捷变频时间小于10 μs。     

低相位噪声微波锁相频率合成振荡器的设计

主要讨论了低相位噪声微波锁相频率合成器的设计 ,并对影响其相位噪声的主要因素如环路滤波器、分频器、鉴相器及压控振荡器 (VCO)分别作了分析和讨论 ;指出了在鉴相器、分频器预先选定的条件下 ,如何设计环路滤波器和压控振荡器而获得最佳的相位噪声性能。     

降低锁相式频率合成器相位噪声方法研究

针对锁相式频率合成器噪声特点,简述了相位噪声的表征形式,分析了锁相式频率合成嚣相位噪声的产生原因,提出了几种降低相位噪声的方法．ADS软件仿真的结果表明,这几种方法能够有效地改善锁相式频率合成器的相位噪声特性,提高频率合成器的稳定性,具有实际运用意义．     

一种10.5GHz无线接入射频系统频率合成器的设计

文章较详细介绍了一种10.5GHz宽带无线接入射频系统频率合成器的设计,该合成器采用了温补晶振、介质振荡器和数字锁相相结合的方案,最大限度减少了射频滤波器和放大器的使用,相噪得到合理优化,特别是环路简洁、可靠性高、环境适应性强。     

电荷泵型集成锁相源的设计

本文以集成频率合成器LMX2312U作为核心芯片,介绍了一种射频频段电荷泵型锁相源的设计方案.分析了方案的具体实现,给出了基于LMX2312U的二阶环路滤波器的设计,最后给出相噪的测试结果.     

使用数字式鉴频—鉴相器的锁相环路

目前,在数字式频率合成器的锁相环路中,广泛使用一种数字式鉴频一鉴相电路,它可以大大缩短环路的频率捕捉时间,扩展环路的捕捉带。当环路进入相位锁定后,其性能与一般的高增益二阶环相仿。此外,这种类型的电路还有易手集成,调试简单和性能可靠等优点。本文试从数字式鉴频——鉴相器的功能要求出发,分析目前数字式频率合成器中广泛使用的两种形式鉴频——鉴相电路的原理及性能,并给出其中一种电路的若干试验结果。     

宽带小步进特高频频率合成器的实现

直接数字合成(DDS)是近年发展非常迅速的一种新型合成技术，有频率分辨率高，转换时间短等特点，与锁相合成技术(PLL)配合，可以设计出频带宽、分辨率高的频率合成器．介绍了DDS的基本原理及DDS PLL的基本实现方法，设计了一种特高频率、宽频带、小步进的频率合成器．     

频率合成器中延时线锁频环的实现与应用

详细论述了延时线锁频环在频率合成器中的功能和应用,对锁相锁频环的传递函数和相位噪声单边带功率谱密度进行分析,并给出仿真设计。仿真结果表明,将延时线锁频环用于频率合成器中,能明显改善中远端的相位噪声。     

UHF单环跳频频率合成技术的研究

本文介绍一种用单片机控制的UHF频段单环跳频频率合成器。采用小数分频技术、单片机控制、VCO快速预置等措施,提高了频率转换速度。详述了有关部件的设计方法及其用单片机控制的方法。     

锁相跳频源的极值相位裕量设计法

针对电流型电荷泵PLL频率综合器芯片,提出一种称为极值相位裕量的无源环路滤波器方案和设计方法。使PLL频率合成器成为2型(3~4)阶环;论证了设计公式,并用良好设计方法研制了一个L波段的跳频源。该跳频源在相位噪声、调频速度和杂散抑制等方面的性能指标较高。     

杂散抑制比对跳频通信系统的影响

快速跳频通信技术中的杂散抑制与快速换频是一对相互制约的矛盾。本文结合销相式跳频频率合成器的研制,讨论了环路中的杂散现象,分析了杂散输出对FSK-FH通信系统检测性能的影响,导出了一种定量计算FSK-FH通信技术中杂散抑制比的有效方法。结果表明,为了保证FSK-FH通信系统正常工作,杂散抑制比指标必须至少大于50dB,其结果对工程设计中频率合成器环路中杂散抑制比的合理选择及有效提高换频速度提供了理论依据。     

一种单片机控制下的锁相频率合成器的设计

用单片机控制大规模集成锁相环频率合成电路来构成多频点频率合成器，使大规模集成锁相环频率合成电路的功能得到充分发挥。主要介绍该合成器的构成及关键件电路，并阐述了单片机控制系统的硬件结构及软件设计方法。     

小数分频器CX72300及其应用

介绍了2.1GHz双模N小数分频芯片CX72300的特点、内部结构,并以CX72300为例主要介绍了该芯片在低相噪、捷变频、小步进频率合成器设计中的应用。     

降低电荷泵锁相环频率合成器的杂散分析

为了改善锁相环频率合成器的杂散,分析了电荷泵锁相环频率合成器杂散的表征形式以及产生的原因,并提出了5种降低杂散的方法,最后通过ADS软件进行了仿真.仿真结果表明:在改变参数为原先的50%的情况下,减小分频比来降低杂散的效果最为明显,可以减小3.823 dB,而减少环路极点则相对弱一些,只减小了1.605 dB.在工程实践中借鉴这些方法可设计出符合杂散需求的频率合成器.