基于PSL断言的宽带电路交换芯片验证

利用基于PSL断言的验证方法验证了宽带电路交换芯片XYDXC160的设计。该芯片单片支持64路2.488Gb/s STM-16帧结构的SDH码流的输入/输出，实现1 024×1 024 STM-1流的无阻塞电路交换。断言技术的引入，降低了验证工作的复杂度，提高了验证的速度和效率，确保了验证工作的质量。     

基于事务断言验证及SDH芯片验证平台

提出了基于事务断言验证技术,用属性说明语言(Property Specification Language,PSL)描述系统的属性,用事务进行系统的验证,通过编程语言接口机理和工具控制语言来控制验证中PSL断言的状态,使得基于PSL的断言验证可以事务的形式灵活地应用。采用该技术建立了同步数字体系(Synchronous Digitial Hierarchy,SDH)验证平台,验证了超过100万门交换芯片的功能,实践表明,该方法极大的提高了验证覆盖率和验证效率。     

PSL逻辑及验证技术研究进展与展望*

在简要介绍PSL的分层结构和语法与语义基础上,综述了PSL验证技术的应用研究现状,分析了各种方法、技术的优缺点,最后指出了PSL验证技术的未来研究展望。     

一种C程序断言的全自动静态验证方法

在软件程序中插入断言是保证软件质量的一个简单但有效的方法，人们常使用测试的方法检验程序中的断言是否满足，但测试很难保证验证的完备性。本文提出了一种可以保证完备性的全自动静态断言验证方法，其基本思想是基于程序切片符号执行程序的所有执行路径，并证明路径上的所有断言都满足。为了尽量减少符号执行的语句的数量，使用了基于反例的抽象精化方法，从一个粗略的切片标准开始迭代地符号执行一爷路径，根据验证的反例自动生成下一次迭代过程中使用的精化的切片标准。包含循环的程序可能具有无穷多条程序执行路径，提出的基于符号执行上下文不变式证明的方法可以证明由于循环导致的无穷多条路径中断言都满足，从而使得验证过程可以终止。实验表明，提出的全自动静态断言验证方法不仅可行，而且验证代价较小，具有较强的实用性。     

基于断言的形式验证方法研究与应用

随着设计规模的不断扩大和设计复杂度的不断提高。功能验证已经成为数字系统设计开发过程中的制约瓶颈。目前，利用传统的仿真方法并不能有效解决这一困境，而形式验证则是改善该状况的有效途径。本文针对形式验证中模型检验算法在工程实践中遇到的形式语言局限性和状态空间爆炸危机的问题，提出了基于断言的形式验证解决策略，并以DW8051-timer模块为例，利用该方法对它的RTL级设计进行了实际的功能验证。     

OVL断言验证库的ARINC429通讯板卡设计验证

针对由设计复杂程度不断增加造成的功能验证困难的问题,提出了OVL在ARINC429通讯板卡设计验证中的使用方法.介绍了断言开放式验证库OVL及OVL断言监视器的结构、功能、分类及参数,在此基础上设计了符合航空运输工业标准的ARINC429通讯板卡,并提出了一种新的对ARINC429通讯板卡设计时序的验证方法.实验结果表明了OVL断言验证方法在设计验证中的可行性,降低了设计验证的复杂度,增加了验证覆盖率,提高了验证效率.     

建立SDH系列芯片验证平台

针对同步数字系列(Synchronous Digital Hierarchy,SDH)芯片开发的验证平台,利用事务和断信技术,采用模块化结构设计,层次结构清楚,具有良好的可重用性．用该测试平台验证了设计的超百万门的SDH成帧芯片的功能．实践表明,该验证平台极大地提高了SDH系列芯片功能验证的效率。     

多重覆盖率导向结合断言的FPGA验证方法研究及应用

首先介绍多重覆盖率导向结合断言的FPGA(Field Programmable Gate Array)验证方法,然后以FPGA总线仲裁器的功能验证为背景,制定了FPGA总线仲裁器模块的验证策略和验证计划,并利用多重覆盖率导向结合断言的验证方法对FPGA总线仲裁器模块进行实际验证。实验结果表明,该方法可以有效地保证验证的充分性,缩短功能验证的时间。     

基于断言的程序正确性检测工具

文章提出了程序断言检测工具设计方案和基于断言的程序正确性检测步骤.该工具的基本原理是Floyd提出的"用断言式方法"证明程序的正确性的方法,通过一个断言发现工兵从程序中发现该程序断言,然后与程序要求满足的断言条件比较,判明其正确性.该工具在复杂条件下对程序正确性判断和大量重复程序检测上能发挥重要的作用.     

使用SystemC进行基于事务的验证

分析了使用SystemC的基于事务的验证方法。它应用于一个具体项目的开发,并与传统的验证方法作了对比,证明它在验证效率和验证环境设计效率上均有明显优势。     

各种验证技术在SoC设计中的应用

本文针对目前芯片验证中出现的瓶颈问题,阐述了当前流行的验证技术和部分硬件验证语言。文中介绍了SystemC和E语言,以及多种功能验证技术。最后通过对Rana接口芯片的功能验证探讨了各种验证技术在芯片设计流程中的场合和时机。     

Validating the PSL/Sugar Semantics Using Automated Reasoning

The Accellera organisation selected Sugar, IBMs formal specification language, as the basis for a standard to drive assertion-based verification in the electronics industry. Sugar combines regular expressions, Linear Temporal Logic (LTL) and Computation Tree Logic (CTL) into a property language intended for both static verification (e.g. model checking) and dynamic verification (e.g. simulation). In 2003 Accellera decided to rename the evolving standard to Accellera Property Specification Language (or PSL for short). We motivate and describe a deep semantic embedding of PSL in the version of higher-order logic supported by the HOL 4 theorem-proving system. The main goal of this paper is to demonstrate that mechanised theorem proving can be a useful aid to the validation of the semantics of an industrial design language.     

存储系统功能验证方法浅析

IC日益增长的设计复杂性和在时间、代价方面的需求,使得验证工作很重要却又困难重重。传统的简单验证方法和手段已不能满足 要求,采用新的验证方法势在必行。以存储系统功能性的验证为例,介绍了目前流行的先进的验证方法.包括ABV(Assertion-based verification)和TBV(Transaction-based verification)。对ASIC芯片的一般功能验证流程也作了较为详尽的分析。     

应用OBDD和PSL的航迹规划方法研究

航迹规划是决定无人飞行器飞行航迹优劣的关键环节。由于无人飞行器飞行空域广,态势也较复杂,实际规划中常常面临搜索的状态多、收敛时间慢等问题,这成为无人飞行器执行飞行任务的瓶颈,解决的优化策略包括:缩小问题的状态空间以及根据问题的约束条件,在搜索中剪枝。模型检验的经典OBDD(有序二叉决策图)方法是表示状态和状态迁移的高效率的数据结构方法,可以简化状态系统的表示空间;而PSL是一种重要时序逻辑,利用PSL和一阶逻辑描述无人飞行器航迹规划的领域约束,以期在规划中剪枝搜索状态。在使用上述两种优化策略基础上设计了航迹规划搜索算法,并实现了该算法的规划仿真,仿真结果表明该方法是一种有效可行的航迹规划方法。     

面向soc芯片的跨时钟域设计和验证

随着高性能、低功耗芯片的发展,多时钟域和跨时钟域(Clock Domain Crossing, CDC)设计越来越多,CDC设计和验证越来越重要。阐述了5种常用的同步器设计模板。验证方法提出了层次化的验证流程:结构化检查,基于断言的验证(assertion-based verification, ABV),对关键模块进行形式化验证。CI)C设计应用于研发的一款65nm工艺SOC芯片(最高主频1GHz,10个时钟域设计、多种工作模式),该芯片已流片回来。经测试,芯片的功能正确,说明设计和验证方法是完备的。     

嵌入式系统描述与验证环境的实现

首先,用统一建模语言(UML)中的状态图描述系统在整个活动周期中所处的不同的状态,活动图表示状态图中每个进程的功能,对象约束语言(OCL)描述系统中的约束条件;然后,用自行开发的软件UML2SC将UML描述的系统转换成SystemC代码,以完成系统的模拟验证;并介绍了该方法的一个应用实例。     

PSL可满足问题的计算复杂度

PSL是一种用于描述并行系统的属性规约语言,包括线性时序逻辑FL和分支时序逻辑OBE两部分。由于OBE就是CTL,因此论文重点研究FL逻辑。理论上已证明许多难解的问题都可多项式变换为“可满足性”问题,“可满足性”问题是研究时序逻辑的核心问题之一,并已成为程序验证的一种有力工具;而计算复杂度是“可满足性”问题需要解决的最深刻的方向之一,其研究意义在于它可作为解决一类问题的难度的标准。文中在利用“铺砖模型”基础上,推导并得出FL的“可满足性”问题的计算复杂度为EXPSPACE—hard,这对正确评价解决该问题的各种算法的效率,进而确定对已有算法的改进余地具有重要的指导意义。