一种8位嵌入式RISC MCU IP核数据通道模型设计

在8位MCUIP核设计中,数据通道部分的设计是整个设计的关键之一。采用自顶向下的设计方法,提出了一种特定的层次化数据通道模型。该数据通道模型由整齐的时钟节拍控制数据通道的开启,经过精心设计的各层子数据通道的选通,有效地避免了内部数据总线读写冲突,规范了设计,降低了功耗,缩短了设计周期。     

嵌入式8位MCU IP软核的设计

本文以N8051为例,介绍了用Verilog HDL硬件描述语言进行自顶向下的设计方法及仿真,并分析了N8051的体系结构.     

基于CISC/RISC混合架构的嵌入式MCU设计

CISC与RISC是目前微控制器（MCU）设计的两种主要指令体系。从MCU的架构原理入手分析基于这两种指令体系的MCU的各自功能特点,说明对于不同应用系统所需的嵌入式MCU设计所要考虑的基本问题及关键模块的设计方法。最后,以一款自主设计的八位MCU与CISC型微控制器MCS51、RISC型微控制器PIC16C54的性能作比较,说明基于CISC/RISC混合架构的MCU的一些性能优势。     

MCU的发展及其趋势

本文介绍了MCU的发展及其趋势，并提出了几点想法。     

基于RISC技术的8位微控制器设计

介绍基于RISC技术的8位微控制器的设计与实现。主要包括RISC指令集的选取;取指单元、译码单元、执行单元的设计;取指、译码、回写三级流水线技术的实现。该微控制器包含8级硬件堆栈、1个8位计数器、1个计数器溢出中断、2个外部中断源、8位数据输入和输出端口、16个通用寄存器、2K×16位的程序存储器、512字节的数据存储器。设计使用可综合的Verilog语言描述,QuartusⅡ软件仿真,FPGA器件验证实现。     

Microchip推出带有32KB闪存的快速8位MCU

Microehip（美国微芯科技公司）推出新款PIC18F45J10单片机系列。新产品采用28引脚封装，配备32KB闪存程序存储器，是目前世界上速度最快的8位单片机之一。该系列器件内置模数转换器（ADC），比较器，USART、SPI，I^2C和PWM外设，当工作电压为3V时，其性能可达40MHz，与5V单片机相比，成本降低了30％。速盛特性使PIC18F45J10系列在消费电子，家电、医疗及工业等应用领域中成为成本敏感产品的理想选择。     

FC IP软核的仿真与验证

基于FC通信协议处理的SoC设计中,FC IP核的仿真验证是其基础.文中概要介绍了FC协议,通过分析其层次架构,明确了软硬件交汇点,从而给出了FC通信协议处理SoC中FC IP的基本功能定义.在此基础上,简单介绍了FCIP的设计,描述了IP的逻辑结构及模块功能.对于FC-IP的仿真验证,从基于testbench的功能仿真和基于FPGA平台的软硬件协同验证两方面进行了全面介绍.结果证明IP实现了预定功能,符合设计要求.     

研华发布新一代RISC核心模块——搭载基于ARM的Cortex-A8系列处理器的RISC COM模块

研华公司推出的新款ROM-1210 COM模块采用内置Freescalei．MX53Cortex—A8 SoC,体积轻巧,适合工业自动化、云计算、HMI／数字看板和便携设备领域的全高清应用。     

高性能低功耗微控制器IP软核设计综述

介绍了IP核复用技术及微控制器的发展趋势,探讨了国内外微控制器芯片设计的现状;提出建立高性能、低功耗微控制器IP核库是我国IC设计业的一个发展方向。     

基于仿真的32位RISC微处理器的功能验证方法

提出了一种基于仿真(slmulation-hased)的32位RISC微处理器的功能验证方法，以伪随机生成和针对流水线模型生成激励向量方式相结合为主的验证环境的建立，提高了功能验证的自动化程度和效率；同时采用代码覆盖率来分析和指出功能验证中的遗漏之处，从而提高了整个验证环境的完备性．另外，通过FPGA硬件验证的结果以及32位RISC微处理器流片的测试结果，可以证明本文所提出的功能验证方法的有效性和完备性．     

“龙腾”R2微处理器Cache单元的设计与实现

合理地组织一个多级的高速缓冲存储器(Cache)是一种有效的减少存储器访问延迟的方法。论文提出了一种设计32位超标量微处理器Cache单元的结构,讨论了一级Cache、二级Cache设计中的关键技术,介绍了Cache一致性协议的实现,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18umCMOS工艺实现,芯片面积在4.1mm×4.1mm之内,微处理器核心频率超过233MHz,功耗小于1.5W。     

基于FPGA的八位RISC CPU的设计

从CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想,利用Xilinx公司的SpartanII系列FPGA,设计实现了八位CPU软核。在FPGA内部不仅实现了CPU必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集,而且针对FPGA内部的结构特点对设计进行了地址和数据的优化。     

32位RISC微处理器流水线设计

简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数据通路,实现了简洁、高效、灵活的体系结构。通过Verilog仿真、综合和静态时序分析的结果表明设计达到了预定的设计要求。     

一种低成本八位嵌入式MCU内核设计

本文介绍了一个低成本大的8位嵌入式微控制器内核设计，设计采用哈佛结构，双数据总线，指令系统兼容CYASM指令集。本文针对减小面积以实现低成本的目的，详细介绍了系统结构及各模块的设计思想和改进方法。     

MCU&USB设备控制器IP核的设计

用硬件描述语言verilog HDL设计实现了一种MCU&USB设备控制器IP核.论文首先简要介绍了设计的背景,重点时自主研发的将MCU & USB控制器集成于一个芯片的设计和研究分析.最后给出nc-verilog功能仿真方案以及FPGA验证方案.使用上华0.35um工艺,流片成功,结果表明此IP核完全符合设计要求.     

一种单片机应用系统的GPRS上网方案

针对8位机系统联网的需求,介绍一种基于MotorolaG20GPRS模块的单片机系统上网方案,详细说明了硬件设计以及具体软件开发流程。     

51单片机最小化应用系统的Proteus仿真

单片机应用技术学习涉及到的实验实践环节比较多,而且硬件投入比较大。随着计算机技术的进步,基于EDA技术的Proteus能很好解决这个问题。本文通过介绍51单片机最小化应用系统设计实例,详细说明了Proteus在单片机系统开发中的应用。