改进的TurbO码算法的FPGA实现

本文提出一种使用ＦＰＧＡ实现改进的Ｔｕｒｂｏ码算法的方法。在选用改进的最优周期交织序列的交织器和ＳＩＳＯ(软输入软输出)译码器的Ｍａｘ－Ｌｏｇ－ＭＡＰ译码算法的硬件实现过程中,采用“自上而下” 和“自下而上”相结合的设计方法。在采用并行算法的同时巧妙地改变前向矢量的计算顺序,减少了占用的硬件资源。整个设计在ＭＡＸ＋ＰＬＵＳⅡ软件环境下仿真的结果表明,本设计实现的改进的Ｔｕｒｂｏ码编码/译码器具有良好的误码性能和较高的实用价值。     

一种基于SOVA的改进的Turbo码译码方案

本文在研究Ｔｕｒｂｏ 码反向ＳＯＶＡ（Ｓｏｆｔ－Ｏｕｔｐｕｔ ＶｉｔｅｒｂｉＡｌｇｏｒｉｔｈｍ ）译码性能的基础上,提出了一种同时利用正向和反向ＳＯＶＡ译码软输出信息的基于ＳＯＶＡ 的改进译码结构及其相应的软输出修正公式。计算机模拟结果表明,所提出的改进方案与传统的ＳＯＶＡ算法相比,其译码性能有明显的改善,并略优于Ｍａｘ－Ｌｏｇ－ＭＡＰ的性能     

Turbo编译器中交织器的选择

本文探讨了Ｔｕｒｂｏ编译码器中交织器的选择问题,首先从Ｔｕｒｂｏ码的并行级联编码九基于最大后验概率（ＭＡＰ）算法的迭代译码原理出发分析了交织器对Ｔｕｒｂｏ码的纠错性能的巨大影响,然后总结了Ｔｕｒｂｏ码中交织器设计的一些基本埋头工作春各自特点,最后给出了Ｔｕｒｂｏ码中有关交织器的实用性结论。     

Turbo码综合性能分析与Turbo编码调制

对 Ｔｕｒｂｏ码的 ＲＳＣ分量码、交织器、调制方式、信道以及迭代译码算法进行了综合研究与性能分析，并给出了一种基于逐比特ＭＡＰ算法的Ｔｕｒｂｏ编码与多元调制相结合的编码调制方式。仿真结果表明，该方案将Ｔｕｒｂｏ码的高编码增益与多元调制的高频谱利用率有效地结合在一起，是一种功率和频谱高效的编码调制方式，比传统的ＴＣＭ方式有更好的性能。     

CHIRP调制解调器的软判译码和信道误码率的CHIRP估值分析

介绍了ＣＨＩＲＰ调制解调器的特点,对ＣＨＩＲＰ调解器采用的ＧＯＬＡＹ（２４,１２）码的软判译码方法进行了讨论,提出了一套快速灵活的软判译码综合优化方案,对方案的编码增益进行了测试,结合短波信道的误码率估值值技术,利用软判译码器的输出实现了对误码率参数快速、准确的估计。     

软判决Fano译码算法的FPGA实现

Fano译码算法一般采用软件实现,受制于计算机的结构,译码速度较慢。为大幅度提高译码速度,研究软判决Fano译码算法的全硬件实现方案,即采用AHDL（Ahera硬件描述语言）设计软判决Fano译码译码器,使用FPGA（现场可编程门阵列）予以实现。介绍了总体结构,重点描述构建Fano软判决译码器关键部件——状态机的设计。实测数据表明,在相同时钟频率条件下,软判决Fano译码算法的全硬件实现比软件方案至少快20倍。     

Turbo Codes在INMARSAT移动卫星通信系统中的应用

本文介绍了的是ＩＮＭＡＲＳＡＴ最新推出的增强型ｍｉｎｎｉ－Ｍ系统－ＩＮＭＡＲＳＡＴ－ｐｈｏｎｅＭ４中用以实现“压缩频带的高速数据（ＨＳＤ）传输”的核心技术Ｔｕｒｂｏ Ｃｏｄｅｅｓ的具体应用方案。着重阐述Ｔｕｒｂｏ Ｃｏｄｅｓ与多电平调制结合方式,信道状态信息提取,编译码器的性能和实现上有待解决的关键问题。     

Viterbi译码及其DSP算法研究

应用概率译码技术的Ｖｉｔｅｒｂｉ算法是目前对卷积编码和格状编码调制（ＴＣＭ）进行译码的有效手段。本文以对卷积码的译码为例,提出了一种减小复杂度的Ｖｉｔｅｒｂｉ软判决译码算法,并给出了在ＴＭＳ３２０Ｃ５４Ｘ数字信号处理器基础上实现该算法的源码。     

基于前向多层神经网络的分组码译码器设计

把最大相关译码与神经网络神经元的内积特性及吸引域有机地联系起来,连接权决定译码码字,阈值设定决定神经元的纠错范围,从而形成一种可用于硬判决及软判决译码的神经译码器,并在理论上证明了此译码器可在ＤＭＣ信道的纠错能力范围内实现零错误概率硬判决译码,也可实现与最小欧几里德距离译码相当的软判决译码,并能在检错范围内检错。     

不同译码器结构对Turbo码性能的影响

文章给出了两种译码顺序不同的Ｔｕｒｂｏ码译码器,并通过软判决维特比算法作译码业比较两种结构的译码效果。     

COFDM数字电视广播系统中使用CSI的维特比译码器

介绍比特交织格状编码调制 ＭＱＡＭ的编译码原理,软判决译码中使用信道状态信息（ＣＳＩ）是ＣＯＦＤＭ在频率选择性衰落和干扰下获得优异性能的关键。研究ＣＯＦＤＭ数字ＴＶ广播系统中使用ＣＳＩ的维特比译码器的一种实现方法。     

一种新的软输出译码算法

本文在Ｂａｈｌ算法的基础上给出了一种新的软输出译码的矩阵算法。此算法把Ｂａｈｌ算法中求后验概率和转移概率的复杂计算转化成一系列简单的适合于大规模集成电路实现的矩阵运算，把比特错误概率量化成ｎｓ比特的二进制值与信息比特或分码一起输出，从而使运算速度得到提高，并得到适用多级级联译码器中内译码器的软输出算法。     

三维TPC译码器的设计及FPGA实现

Turbo乘积码（TPC）是一种性能优秀的纠错编码方法,它具有译码复杂度低、译码延时小等优点,且在低信噪比下可以获得近似最优的性能。介绍了基于Chase算法的三维TPC软输入软输出（SISO）迭代译码算法,提出了三维TPC译码器硬件设计方案并在FPGA芯片上进行了仿真和验证。测试结果表明,该译码器具有较高的纠错能力,满足移动通信误码率的要求。     

TD—SCDMA系统中Viterbi算法研究与改进

文中首先简单地说明Viterbi译码算法原理，接着分析Viterbi译码算法设计及伪代码实现，然后根据软判决和硬判决对译码性能的影响以及改进的译码器和MATLAB库函数的译码器作了仿真比较．仿真表明：改进的译码器具有良好的性能．     

一种崭新的维特比译码器找点算法的VHDL实现

提出了一种维特比译码器的找点算法，并按ＣＣＩＴＴＶ．３２ｂｉｓ协议用ＶＨＤＬ语言合理实现了ＭＯＤＥＭ中维特比译码模块的设计，得到了电路规模较小。     

Turbo码在移动通信系统中的应用

Ｔｕｒｂｏ码是在１９９３年的国际通信会议（ＩＣＣ’９３）上由法国学者Ｃ．Ｂｅｒｒｏｕ等人率先提出的一种新型信道编码方案。Ｔｕｒｂｏ码很好地应用了香农信道编码定理中的随机性编译码条件,从而获得了接近香农理论极限的译码性能。由于其很强的抗衰落、抗干扰能力,Ｔｕｒｂｏ码在ＩＮＭＡＲＳＡＴ－ｐｈｏｎｅＭ４系统,ＣＤＭＡ多用户检测和第三代移动通信系统ＩＭＴ－２０００中得到了广泛的应用。但Ｔｕｒｂｏ码也存在着     

分组码的软判决伪序列译码

本文提出一种在形式上类似于卷积码的序列译码的一般线性分组码的软判决伪序列译码算法，利用广义限译码原理及二元有向树的性质与分枝限搜索技术，降低了译码复杂性，其设备复杂度小于Ｃｈａｓｅ译码器，模拟结果表明，该算法的误码输出性能接近维持比较最大似然译码，好于ＣｈａｓｅⅡ算法，且译码速度与ＣｈａｓｅⅡ算法接近。     

MPEG集成视频音频译码器MCD270及其应用

ＭＣＤ２７０为单片集成的音频视频译码器,只要外加－４Ｍ位的ＤＲＭＡ和视频和ＤＡＣ就可实现完整的ＭＰＥＧ１音频视频译码功能,可满足用户多媒体产品应用。本文介绍了ＭＣＤ２７０的工作原理,性能特点和一些典型应用。     

一种新的软输出译码算法

本文在Bahl算法的基础上给出了一种新的软输出译码的矩阵算法。此算法把Bahl算法中求后验概率和转移概率的复杂计算转化成一系列简单的适合于大规模集成电路实现的矩阵运算,把比特错误概率量化成n比特的二进制值与信息比特或分枝码一起输出,从而使运算速度得到提高,并得到适合多级级联译码器中内译码器的软输出算法。     

基于FPGA的软判决Viterbi译码实现

根据系统高速、稳定的要求,采用FPGA技术实现了针对(2,1,7)卷积编码的软判决Viterbi译码器.考虑到芯片的速度、面积和功耗,通过对Viterbi译码和前端接口部分设计的若干优化算法进行研究和讨论,选择4bit量化、差分软译码、大回朔深度和最小状态判决准则等方案以保证性能.采用全并行ACS结构和寄存器交换法以提高速度,并且采用分支度量预计算、度量存储溢出控制及对译码器其他部分的优化设计,在保证时序稳定的情况下有效减少了硬件消耗.