电流反馈集成运算放大器的设计与应用

对电流反馈型的运算放大器进行设计,对其高性能的应用进行分析,最后以其在CMOS图像传感器中ADC的应用和电路仿真,证明其能够增加电路的带宽,降低功耗,提高ADC的速度。     

流水线模数转换器的接口技术

介绍了基于流水线结构的模数转换器的基本结构及原理，并在此基础上给出了流水线型AD转换器的接口电路．能很好地匹配AD转换器的性能。消除转换时产生的误差和干扰。     

流水线模数转换器的接口电路

本文介绍了基于流水线结构的模数转换器的基本结构及原理,并在此基础上给出了流水线型AD转换器的接口电路,能很好的匹配AD转换器的性能,消除转换时产生的误差和干扰.     

利用DAC芯片和运算放大器构建可编程电流源

设计了一种高精度、可编程电流源.本文阐述了利用DAC芯片、运算放大器、晶体管和匹配电阻构建可编程电流源.论述了电流源的原理,并通过理论分析、软件模拟仿真及实际硬件电路应用都证明方案是合理可行的.     

含运算放大器网络的计算机辅助分析

借助计算机对含运算放大器的网络进行拓扑分析,通过确定网络的电流图和电压图的共有树的方法,求出全符号的网络函数.     

专用型运算放大器在精密仪器仪表中的应用

对精密运放、高速运放、低噪声运放、视频运放等专用型运算放大器及其在仪器仪表中的应用技术进行了分析讨论,给出了几种典型应用实例,具有较高的实用价值。     

高线性光耦合型隔离放大器的研制

本文提出一种提高光耦合型隔离放大器线性度的新方法,它采用直流偏置、电流反馈及差分技术有效地补偿了光耦合器件的非线性误差。文中详细介绍了电路的基本原理,并给出了实验结果,它表明:在不需任何特殊元件和制作工艺条件下,放大器的非线性误差小于0.1％FS,最高工作频率大于300kHz。     

集成运算放大器在整流电路中的应用

集成运算放大器是重要的模拟集成电路器件,由于其具有高增益、高输入电阻和低输出电阻的特性,被广泛应用到信号检测电路、数字电路和控制电路等。本文主要阐述了集成二极管在精密整流电路中的应用。     

一种电流型通用有源滤波器

本文提出了一种电流型通用有源滤波器电路,使用了两只运算放大器,八只电阻和一只电容,在四条支路中可以同时实现四种双二交 波功能。     

集成运算放大器在四电极电化学测量系统中的应用

液/液界面上的电化学现象是近年来一个十分活跃的研究领域。由于界面上和有机相中的阻抗很大,液/液界面上的电化学测量需要使用四电极系统,将参比电极和对电极分别置于两相中。为补偿化学系统中的IR降使用了正相反馈技术。本文对四电极系统中恒电位器、恒电流器、阻抗测量系统和计算机控制的测量系统的电路原理作了介绍。测量系统采用了集成运算放大器。     

流水线模拟数字转换器的权重误差校准

为校准流水线模拟数字转换器(ADC)中电容失配和由运算放大器的有限开环增益引起的级间增益误差,提出了一种新的基于权重的后台校准技术。该技术将流水线ADC中存在的上述误差统一归结为各级权重的偏差,建立了一个基于权重的ADC误差模型,并利用后级的数字输出来校准前级的误差。该技术在ADC末尾增加了额外的两个子级,这两个子级仅在校准过程中使用,从而使得ADC正常的模数转换过程不被中断,校准进程在后台执行。由于在校准期间和正常工作期间所有可能出现的信号路径的前7级均被校准,故进一步减小了误差,提高了精度。应用该技术实现了一个14bit,80 MS/s的流水线ADC,该芯片采用Chartered 0.18μm,1p6mCMOS工艺设计,总功耗为260mW,芯片面积为7.161mm2。实验结果显示:本文提出的校准技术可以提高ADC的精度,改善ADC的动态和静态性能。     

24位模/数转换器CS5532及其应用

CS5532是一种低噪声24位△-∑型A/D转换器，文中详细阐述了CS5532的结构、组成、功能特点及工作方式，并以高精度称重仪-渗碳液体流量监控仪为例，论述了其在高精度测量方面的具体应用，给出了其与单片机接口的电路原理图和驱动软件程序。     

Analog design-for-testability technique for first-order sigma delta ADC

In this paper, a design for testability of 10 bits continuous time sigma delta ADC is presented. This new full test technique provides: simple way, 2 external lines and high testability for the circuit’s performances. This test is used for different sub-circuits evaluation and characterization to determine the contribution of each part in the total ADC error thus the ADC design can be improved. Using standard CMOS 0.24 μm technology this technique is implemented, the obtained results confirm that the presented technique ensures a high ADC testability, and the suitability for use with integrated circuit (IC) post development design is demonstrated.     

Novel approach to harmonic control for Class F power amplifier with high power added efficiency

This paper presents a new topology to implement Class F power amplifier for eliminating the on -resistance （ RON ） effect. The time-domain and frequency-domain voltage and current waveforms for Class F amplifier are analyzed using Fourier series analysis method. Considering the on-resistance effect, the formulas of the efficiency, output power, dc power dissipation, and fundamental load impedance are given from ideal current and voltage waveforms. For experimental verification, we designed and implemented a Class F power amplifier, which operates at 850 MHz using AlGaAs/GaAs Heterostructure FET （HFET） device, and analyzed the measurement results. Test results show that the maximum PAE of 67% can be achieved at 28 dBm output power level.