中微子探测器PMT读出电子学系统数据缓存方案

本文介绍了用于大亚湾中微子实验的光电倍增管读出电子学系统的数据缓存方案及设计过程中考虑的若干要素.使用单一流水线缓存方式进行数据缓存的方法比较简单,但是所需的FPGA逻辑资源很大,相对应的芯片的价格很高;继而提出两级缓存的方案,先将待缓存的数据压缩,使数据量大幅度减小,减少了FPGA片内逻辑资源的使用量,降低了系统造价,是合理的设计方案.     

BESⅢMuon鉴别器电子学系统的VME控制／扇出插件的设计和测试

本文介绍了BESⅢMuon鉴别器读出电子学系统的VME控制/扇出插件的设计,其中包括插件的功能和结构,插件上FPGA逻辑的设计等.插件在制作和调试完成后,进行了相关功能和稳定性的测试.     

虚拟全局缓存技术-CBLT在电磁量能器读出电子学系统中的应用

CBLT读出方式特别适合于读出前各插件数据量未知的物理事例的快速读出。介绍了采用虚拟全局缓存技术的CBLT读出方式在北京谱仪电磁量能器读出电子学中的应用。     

中国散裂中子源3He管电子学读出系统研制

介绍了中国散裂中子源(CSNS)高通量粉末衍射仪中3He管电子学读出系统的设计,重点介绍了其中电荷测量插件(MQ插件)的设计,包括了电路结构、FPGA逻辑及其算法的实现.最后给出了与探测器联调的测试结果.     

一个基于VxWorks和PowerPC的VME插件测试系统

介绍了一个基于VxWorks和PowerPC的VME插件测试系统TTL的设计及其功能.该测试系统允许硬件开发人员在不同的层次上对VME插件进行常见功能的调试和检测,包括VME总线读写操作、CBLT(Chained Block Transfer),MCST(Multicast)以及IACK(中断响应)测试.在BES Ⅲ的电子学系统VME机箱和插件级设备的调试和检测中采用了该测试系统,提高了硬件研制及调试的效率.     

大亚湾中微子实验RPC电子学读出系统时钟分配插件的设计

介绍了大亚湾( Daya Bay)反应堆中微子振荡实验RPC探测器电子学系统中时钟分配插件的设计,包括了其硬件结构的设计和插件中FPGA芯片固件逻辑的设计.在制作和调试完成之后进行了相关功能和稳定性的测试.     

BESⅢ漂移室电子学时间测量电路的性能测试

阐述了BESⅢ漂移室电子学中时间测量电路的主要性能指标：时间分辨、微分非线性及积分非线性的测试方法及测试结果。     

基于BEPCⅡ数字束流位置测量系统电子学系统的设计与实现

BEPCⅡ加速器的束流位置测量系统（BPM）模拟电子学经过十余年的运行逐渐老化,故障率上升,亟需进行升级改造。本文根据该需求,自行设计了基于BEPCⅡ系统参数的数字BPM电子学系统,内容包括模拟信号处理电子学、数字信号处理电子学、BPM固件算法逻辑、数据获取软件以及系统测试等多个部分。设计的数字BPM电子学系统经实验板级性能测试、实验室系统测试以及在线束流测试,结果表明该系统能满足BEPCⅡ装置对束流位置测量的需求。     

大面积GEM中子探测器高计数率读出电子学系统研制

研制并测试了GEM中子探测器的512通道高计数读出电子学系统,以满足中国散裂中子源高效率、高分辨、高通量二维位置灵敏中子探测器的需求。系统以Kintex-7 FPGA作为系统控制和数据分析的核心,使用8块AS20Board前端芯片对灵敏面积为200 mm×200 mm的探测器的两个维度的信号进行读出,读出通道为256×256。读出数据经FPGA分析后通过千兆以太网传输至计算机显示。计算机可通过千兆以太网发送配置指令对前端采样电路和FPGA算法进行配置。系统与探测器组装后在中子束流实验中测得系统最高瞬时计数率为（1.2±0.1）×106 s^-1,系统运行稳定,受噪声干扰小。     

数字多道脉冲幅度分析器的硬件电路设计

介绍了基于高速ADC、DSP、FPGA等器件设计实现多道脉冲幅度分析器的硬件电路。该设计提高了仪器的性能,将得到广泛应用。     

大亚湾RPC电子学系统USB光纤传输测试板设计

主要介绍了应用于大亚湾反应堆中微子振荡实验RPC电子学系统中的USB光纤传输测试板,它主要用于测试光纤传输性能以及模拟、VME插件功能,以便在工程中期可以对其他部分进行测试.文章内容包括板子的硬件设计,FPGA的主要逻辑设计,光纤部分的测试以及工程测试小系统的建立.目前该USB光纤传输测试板已经用于RPC电子学系统研制的测试检验.     

高分辨率X射线探测器读出电子学系统的研制及性能测试

本文针对光锥耦合X射线探测器低噪声的设计要求,研制了一套读出电子学系统,该系统包括模拟驱动电路、前端处理电路及基于现场可编程门阵列(FPGA)的数字信号处理电路。利用X射线成像平台,对研发的探测器进行了性能测试。探测器系统绝对增益为0.168 6DN/e-,线性工作范围为0~154μGy。制冷温度为-20℃时,暗电流噪声为0.037e-/(pixel·s),读出噪声为10.9e-。探测器的本征空间分辨率达16lp/mm。测试结果表明,研制的读出电子学系统能满足高分辨率X射线探测器对低噪声特性的需求。     

脉冲电流相位检测与反馈系统设计

大多数环型加速器引出束流方向受冲击磁铁的磁场控制,引出冲击磁铁脉冲电源输出的脉冲励磁电流抖动和漂移过大会降低束流引出效率,主要来源于触发系统、闸流管、环境温度变化等[1]。国内抑制引出脉冲电源输出电流相位偏移的相位检测及反馈系统尚属空白。针对中国散裂中子源(CSNS)快循环同步加速器(RCS)引出脉冲电源的需求,设计一种TDC芯片+FPGA结构的输出脉冲电流相位检测及反馈系统,通过研究TDC芯片和FPGA间的数据传输方式、基于FPGA的串口通信及反馈控制算法,实现电源输出电流相位ps级精度实时检测及偏移量反馈,反馈调整步长5 ns,为脉冲电流高精度相位检测与锁定提供了新方法。     

高计数率气体探测器读出电子学原型机研制

研制一套可用于高计数率气体探测器的读出电子学原型机系统,包括前端板、数据采集板和上位机。前端板采用一款先进的前端读出专用集成电路(ASIC)芯片实现对探测器信号的测量和模数转换;数据采集板利用现场可编程门阵列（FPGA）实现对数据的分析、处理和传输;上位机实现控制指令发送、PC端数据接收及存储等。在22~99 fC的输入范围内,原型机各通道积分非线性均好于024%;联合探测器使用55Fe放射源测试,结果好于相同条件下的商用电子学。可满足20 kHz计数率下GEM TPC探测器的读出需求。     

PET复合晶体甄别电子学及算法设计

设计并实现了一种高分辨率复合晶体探测器和电子学,并提出一种系统辨识的算法。复合晶体探测由LYSO(Lu2-xYxSiO5)和YSO(Y2SiO5)两种晶体交错排列而成,目的在于提高晶格的定位能力,改善空间分辨率。由甄别电路完成对PMT(photomultiplier tube)原始信号的处理,使用了高速ADC对信号连续采样,由FPGA完成波形采集,并能够完成实时基线恢复。甄别算法是分析了探测器响应和电子学采集模型之后提出的,是一种系统辨识算法。晶体甄别是基于提取与信号的衰减时间常数相关量来完成的。对LYSO和YSO的单晶体条实验,其甄别率超过98%;并绘制了甄别后两种晶体的二维直方图(2Dmap),有效地减少晶格间交叠,提高了空间分辨率。     

大亚湾RPC探测器电子学读出传输板设计

主要介绍了大亚湾反应堆中微子振荡实验RPC电子学系统中读出传输板的设计.文章内容包括板子的硬件设计,FPGA的主要逻辑设计以及工程原理样机的建立.目前该读出传输板已经用于RPC电子学系统的测试.     

Design of a Prototype EHD Air Pump for Electronic Chip Cooling Applications

This paper presents the design,optimization and fabrication of an EHD air pump intended for high-power electronic chip cooling applications.Suitable high-voltage electrode configurations were selected and studied,in terms of the characteristics of the generated electric field,which play an important role in ionic wind flow.For this purpose,dedicated software is used to implement finite element analysis.Critical design parameters,such as the electric field intensity,wind velocity,current flow and power consumption are investigated.Two different laboratory prototypes are fabricated and their performances experimentally assessed.This procedure leads to the fabrication of a final prototype,which is then tested as a replacement of a typical fan for cooling a high power density electronic chip.To assist towards that end,an experimental thermal testing setup is designed and constructed to simulate the size of a personal computer’s CPU core of variable power.The parametric study leads to the fabrication of experimental single-stage EHD pumps,the optimal design of which is capable of delivering an air flow of 51 CFM with an operating voltage of 10.5 kV.Finally,the theoretical and experimental results are evaluated and potential applications are proposed.     

Implementation of a cusp-like for real-time digital pulse shaper in nuclear spectrometry

Pulse shaping,which improves signal-to-noise ratio excellently,has been extensively used in nuclear signal processing.This paper presents a cusp-like pulse-shaping technique developed through the recursive difference equation in time domain.It can be implemented in field programmable gate array hardware system.Another fiat-topped cusp-like shaper is developed to optimize the time constant of pulse shaping and reduce the influence of ballistic deficit.The methods of both baseline restoration and pile-up rejection are described.The 137Cs energy spectra measured with the digital cusp-like shaper are 6.6％ energy resolution,while those by traditional analog pulse shaper are 7.2％ energy resolution,under the same conditions.This technique offers flexibility,too,in adjusting the pulse shaper parameters.     

STCF RICH原型探测器的测试电子学系统构建与联调测试

环形成像切伦科夫（RICH）探测器作为超级陶粲装置（STCF）带电强子(π/K/p)鉴别的技术选项之一,采用厚型气体电子倍增器+微网格气体（THGEM+Micromegas）混合探测器结构以实现对切伦科夫光的探测。针对RICH原型探测器的信号读出,构建了一套1 024通道测试电子学系统,并与探测器进行了联合测试。该测试电子学系统使用高密接插件与RICH原型探测器进行连接,探测器输出信号通过测试电子学系统上的AGET和ADC芯片进行放大、成形和波形数字化,输出的数据经FPGA处理后通过千兆以太网传输至后端PC并进行数据分析。测试结果表明,在120 fC输入动态范围下,系统的等效噪声电荷（ENC）小于0.3 fC,且具有良好的输入-输出线性。该系统成功应用于RICH原型探测器切伦科夫成像束流实验中,并取得了良好的切伦科夫光成像结果。     

GEM探测器读出电子学ADC采样系统设计

本文简要介绍了GEM探测器读出电子学ADC采样系统设计与测试。该系统包括模数变换模块、数据汇总模块和后端数据接收模块三部分。本文详细介绍了模数变换模块硬件电路设计、FPGA逻辑设计、光纤数据传输设计以及ADC采样芯片的测试方法。经过测试,该系统实现了8通道数据实时采集、传输、存储及显示功能。