基于0.18 μm CMOS工艺的2.4/5.2 GHz双频段LNA的设计

采用0.18 μm CMOS工艺,实现了双频段低噪声放大器设计.通过射频选择开关,电路可以分别工作在无线局域网标准802.11g规定的2.4 GHz和802.11a规定的5.2 GHz频段.该低噪声放大器为共源共栅结构,设计中采用了噪声阻抗和输入阻抗同时匹配的噪声优化技术.电路仿真结果表明:在2.4 GHz频段电路线性增益为15.4 dB,噪声系数为2.3 dB,1 dB压缩点为-12.5 dBm,IIP3为-4.7 dBm;5.2 GHz频段线性增益为12.5 dB,噪声系数为2.9 dB,1 dB压缩点为-11.3 dBm,IIP3为-5.5 dBm.     

电视调谐器中电阻负反馈结构的宽带低噪声放大器设计

设计了一种应用于DVB-S标准的数字电视调谐器的宽带放大器.采用电阻负反馈输入匹配结构,把交流反馈和直流偏置结合在一起,在噪声、增益和线性度方面达到了很好的性能,满足射频电视调谐器的应用需要.此低噪声放大器有约2.5 GHz的3 dB带宽,大于20 dB的电压增益,输入匹配优于-14 dB,噪声系数低于3.3 dB,IIP3在2.5 dBm之上.此LNA的输入匹配、线性度、噪声性能作了较为详细的讨论.     

UHF RFID阅读器中的堆叠式CMOS LNA设计

提出了一种基于0.25μm标准CMOS工艺,可用于UHF RFID（超高频射频识别）阅读器前端的低噪声放大器。根据低噪声放大器的匹配、噪声和增益分析,结合射频识别系统的理论计算,提出堆叠器件的电路结构达到电流复用,以降低功耗并保证增益。测试结果表明,在2.5 V供电时,放大器可以提供约26.3 dB的前向增益,噪声系数约为1.9 dB,放大电路从电源电压上抽取5.8 mA左右的工作电流,反向隔离度达到-40 dB,放大器的IIP3约为-15 dBm。     

宽带CMOS可变增益放大器的设计

采用TSMC 0.18μm RF CMOS工艺设计实现了一种对数增益线性控制型的宽带可变增益放大器.电路采用两级结构,前级采用电压并联负反馈的Cascode结构以实现良好的输入匹配和噪声性能;后级采用信号相加式电路实现增益连续可调.同时本文设计了一种新型指数控制电压转换电路,解决了射频CMOS电路中,由于漏源电流与栅源电压通常不为指数关系而造成放大器对数增益与控制电压不成线性关系的难题,实现了可变增益放大器的对数增益随控制电压呈线性变化.芯片测试结果表明,电路在1.8V电源电压下,电流为9mA,3dB带宽为430～2330MHz.增益调节范围为-3.3～9.5dB,最大增益下噪声系数为6.2dB,最小增益下输入1dB压缩点为-9dBm.     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器. 该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术. 正交混频器基于吉尔伯特单元. 电路采用TSMC 0.18μm RF CMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入1dB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB, 在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

宽带CMOS可变增益放大器的设计

采用TSMC0.18μm RF CMOS工艺设计实现了一种对数增益线性控制型的宽带可变增益放大器,电路采用两级结构,前级采用电压并联负反馈的Cascode结构以实现良好的输入匹配和噪声性能;后级采用信号相加式电路实现增益连续可调,同时本文设计了一种新型指数控制电压转换电路,解决了射频CMOS电路中,由于漏源电流与栅源电压通常不为指数关系而造成放大器对数增益与控制电压不成线性关系的难题,实现了可变增益放大器的对数增益随控制电压呈线性变化,芯片测试结果表明,电路在1.8V电源电压下,电流为9mA,3dB带宽为430-2330MHz,增益调节范围为-3.3-9.5dB,最大增益下噪声系数为6.2dB,最小增益下输入1dB压缩点为-9dBm。     

应用于2.4GHz无线传感网的带ESD保护CMOS低噪声放大器的设计与优化

本文给出一种新的带ESD保护源极电感负反馈低噪声放大器优化方法,可以实现在功耗受限条件下的噪声和输入同时匹配,并给出了输入阻抗和噪声参数的分析。采用该方法设计并优化了一个基于0.18-μm RF CMOS工艺、应用于无线传感网的2.4GHz低噪声放大器。测试结果表明,低噪声放大器的噪声系数为1.69dB,功率增益为15.2dB,输入1dB压缩点为-8dBm,输入三阶截点为1dBm,1.8V电源电压下的工作电流为4mA。     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器.该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术.正交混频器基于吉尔伯特单元.电路采用TSMC 0.18μm RFCMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入ldB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB,在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

用于GPS接收机的130 nm PD-SOI低噪声放大器

基于130 nm PD-SOI工艺,设计了一种用于GPS接收机射频前端的单片低噪声放大器(LNA)。利用SOI工艺特有的低噪声特性,降低了衬底耦合到电路的噪声。采用单独的带隙基准源和LDO为低噪声放大器供电,降低了电源纹波和高频噪声对放大器噪声性能的影响。测试结果表明,在3.3 V电源电压、1.575 GHz工作频率下,该LNA的噪声系数仅为1.49 dB,增益为13.7 dB,输入回波损耗S11、输出回波损耗S22均小于-15 dB,输入P1 dB为-13 dBm,IIP3为-0.34 dBm。     

应用于SC-UWB收发机的CMOS射频接收前端电路设计

设计了应用于单载波超宽带（SC-UWB）无线收发机中的CMOS射频接收前端电路. 该前端电路采用直接变频结构,包含一个差分低噪声放大器（LNA）、一个正交混频器和两个中频放大器。其中,LNA采用源级电感负反馈结构.首先给出了该类型LNA中输入匹配带宽关于栅源电容、工作频率及匹配目标值的表达式 然后考虑到栅极片上电感、键合电感及其精度,提出了在增益和功耗约束下的噪声因子优化策略。该LNA利用两级放大级的不同谐振点实现了7.1~8.1GHz频段上的平坦增益,并具有两种增益模式来改善接收机动态范围. 正交混频器采用折叠式双平衡吉尔伯特结构. 该射频前端电路采用TSMC0.18um RF CMOS工艺设计,芯片面积为1.43 mm2. 在高、低增益模式下,测得的最大转换增益分别为42dB和22dB,输入1dB压缩点为-40dBm和-20dBm,S11低于-18dB和-14.5dB,中频3dB带宽大于500MHz. 高增益模式下双边带噪声因子为4.7dB. 整个电路在1.8V供电电压下功耗为65mW。     

一种用于UHF RFID阅读器的无电感巴伦LNA设计

设计了一款用于UHF RFID射频前端接收机的高线性度LNA。该低噪声放大器采用噪声消除技术,具有单端输入差分输出的功能,能够同时实现输出平衡,噪声消除和非线性失真抵消,具有高的线性度。该电路采用TSMC0.18μm工艺设计,芯片面积只有0.02 mm2。电源电压为1.8 V,总电流为8 mA,后仿真结果增益为19.2 dB,噪声因子为2.5 dB,输入1 dB压缩点为-5.2 dBm。     

350～470MHz的SiGe BiCMOS低噪声放大器

给出了一个基于AMS0.35μmSiGe BiCMOS工艺的低噪声放大器(LNA),主要应用于Witone数字集群移动通信系统手持机中。该低噪声放大器采用单端发射极电感反馈的共发共基管联结构,工作频率范围为350～470MHz。在3.3V的电源电压下的测试结果为:最小噪声系数1.45dB,增益19.3dB,输入1dB压缩点-19.5dBm,消耗电流3.8mA。     

一款基于0.13μm CMOS工艺,0.1 GHz～18 GHz采用双反馈和噪声消除技术的低噪声放大器设计

介绍一款1.2 V0.1 GHz～18GHz超带宽级联型低噪声放大器.该LNA采用反馈网络来简化超宽带匹配并且不导致振荡.引入反相器结构作为第二级从而实现噪声消除.同时采用了感性尖峰技术来拓展带宽,所采用电感占用较小面积.带内噪声指数小于4 dB,输入输出反射系数均优于-10 dB.最大,最小正向增益分别为15.34 ...     

Design and optimization of CMOS LNA with ESD protection for 2.4 GHz WSN application

A new optimization method of a source inductive degenerated low noise amplifier(LNA) with electrostatic discharge protection is proposed.It can achieve power-constrained simultaneous noise and input matching. An analysis of the input impedance and the noise parameters is also given.Based on the developed method,a 2.4 GHz LNA for wireless sensor network application is designed and optimized using 0.18-μm RF CMOS technology. The measured results show that the LNA achieves a noise figure of 1.59 dB,a power gain of 14.12 dB, an input 1 dB compression point of-8 dBm and an input third-order intercept point of 1 dBm.The DC current is 4 mA under a supply of 1.8 V.     

多模式卫星导航接收机中双频段LNA设计

设计出一款应用于多模式卫星导航接收机射频前端的双波段LNA,该电路可以工作在1.575GHz和1.267GHz两个波段附近,覆盖了当今各种卫星导航系统的载波频段.LNA的输入阻抗和输出阻抗均被匹配到50Ω,电路采用0.18μmCMOS工艺实现.测试结果表明该电路在1.575GHz和1.267GHz两个波段上噪声系数分别为0.88dB和0.78dB,功率增益分别为25.5dB和25.9dB,S11分别为-16dB和-12.5dB,1dB压缩点分别为-23.4dBm和-23.6dBm,1.8V供电电压条件下静态工作电流均为4.0mA.电路在上述两个频段上稳定性均满足要求.     

一种新型超高频射频识别射频前端电路设计

设计了一种低功耗高线性度的新型超高频射频识别射频前端电路.在LNA的设计中,通过在输入端采用二阶交调电流注入结构以提高线性度,在输出端采用开关电容结构以实现工作频率可调;在混频器的设计中,在输入端采用同LNA相同的方法以提高线性度,而在输出端采用动态电流注入结构以降低噪声.该电路采用0.18μmCMOS工艺,供电电压为1.2V,仿真结果如下:输入阻抗S11为-23.98dB,IIP3为5.05dBm,整个射频前端电路的增益为10dB.     

基于802.11a协议的无线局域网低噪声放大器和改进的有源双平衡混频器

提出了采用0.18μm CMOS工艺,应用于802.11a协议的无线局域网接受机的低噪声放大器和改进的有源双平衡混频器的一些简单设计概念。通过在5.8 GHz上采用1.8 V供电所得到的仿真结果,低噪声放大器转换电压增益,输入反射系数,输出反射系数以及噪声系数分别为14.8 dB,-20.8 dB,-23.1 dB和1.38 dB。其功率损耗为26.3 mW。设计版图面积为0.9 mm×0.67 mm。混频器的射频频率,本振频率和中频频率分别为5.8 GHz,4.6 GHz和1.2 GHz。在5.8 GHz上,混频器的传输增益,单边带噪声系数（SSB NF）,1 dB压缩点,输入3阶截点（IIP3）以及功率损耗分别为-2.4 dB,12.1 dB,3.68 dBm,12.78 dBm和22.3 mW。设计版图面积为1.4 mm×1.1 mm。     

S-band low noise amplifier using 1μm InGaAs/InAlAs/InP pHEMT

正This paper discusses the design of a wideband low noise amplifier(LNA) in which specific architecture decisions were made in consideration of system-on-chip implementation for radio-astronomy applications.The LNA design is based on a novel ultra-low noise InGaAs/InAlAs/InP pHEMT.Linear and non-linear modelling of this pHEMT has been used to design an LNA operating from 2 to 4 GHz.A common-drain in cascade with a common source inductive degeneration,broadband LNA topology is proposed for wideband applications.The proposed configuration achieved a maximum gain of 27 dB and a noise figure of 0.3 dB with a good input and output return loss(S_(11)—10 dB,S_(22)—11 dB).This LNA exhibits an input 1-dB compression point of-18 dBm,a third order input intercept point of 0 dBm and consumes 85 mW of power from a 1.8 V supply.     

一个双频带可重构的直接变频接收机射频前端

A dual-band reconfigurable wireless receiver RF front-end is presented, which is based on the directconversion principle and consists of a low noise amplifer （LNA） and a down-converter. By utilizing a compact switchable on-chip symmetrical inductor, the RF front-end could be switched between two operation frequency bands without extra die area cost. This RF front-end has been implemented in the 180 nm CMOS process and the measured results show that the front-end could provide a gain of 25 dB and IIP3 of 6 dBm at 2.2 GHz, and a gain of 18.8 dB and IIP3 of 7.3 dBm at 4.5 GHz. The whole front-end consumes 12 mA current at 1.2 V voltage supply for the LNA and 2.1 mA current at 1.8 V for the mixer, with a die area of 1.2 × 1 mm^2.