低相位噪声微波频率源的研究

通过对微波频率源相位噪声的分析,针对一个C波段微波频率源低相位噪声的要求,对比分析了直接倍频、数字锁相以及高频鉴相之后再倍频三种方案之间的相位噪声差别。最终得出采用直接在超高频(UHF)波段对输入信号进行模拟鉴相并锁定之后再倍频才能达到所要求的相位噪声指标。对制成的样品进行了测试,取得了预期的相位噪声指标。该C波段微波频率源的相位噪声可以达到:≤-120 dBc/Hz@1 kHz,≤-125 dBc/Hz@10 kHz,≤-130dBc/Hz@100kHz,≤-140 dBc/Hz@1 MHz。直接在UHF波段进行高频鉴相的技术,通过提高鉴相频率大幅降低了微波锁相频率源的相位噪声。     

Ku波段低相噪锁相介质振荡器

应用取样锁相技术对Ku波段低相噪锁相介质振荡器进行了研究,对取样锁相技术的工作原理和电路特性进行了分析,阐述了取样锁相环路的设计过程.对制成的实物进行了测试和调试,取得了预期的相位噪声指标.实验结果表明,该取样锁相源的频率为17GHz,输出功率≥10dBm,杂波抑制比≥70dBc,相位噪声-103dBc/Hz@1kHz, -107dBc/Hz@10kHz, -110dBc/Hz@100kHz, -128dBc/Hz@1MHz.     

95GHz低相噪锁相源技术研究

基于毫米波锁相源相位噪声理论,明确指出采用低相位噪声的微波频率源可以有效改善毫米波锁相源相噪指标。利用低相位噪声的微波倍频源,结合谐波混频方式,设计出95GHz低相位噪声锁相频率源。测试结果表明,其相位噪声可以低至-90.44dBc/Hz@10kHz,验证了该设计方案的可行性。     

一种超低相噪参考源的设计与实现

本文设计并实现了超低相位噪声参考源.分析了锁相频率合成相位噪声的影响因素,提出了一种采用梳谱发生器合成宽带、大步进、超低噪声参考源的频率合成方案.实验测试结果:频率覆盖范围3~6GHz,频率步进75MHz,3.1125GHz时,10kHz频偏处的相位噪声约为-130dBc/Hz,具有较高的工程实用价值.     

一种C波段低相噪锁相频率源的研制

提出了一种采用同轴介质谐振压控振荡器(CDRVCO)模式的锁相频率源设计方案,利用其低相噪、高Q值和高频率稳定度的优点,通过对锁相源合理的电路设计、仿真与实验,研制了一款C波段低相噪、单点频率为7 850 MHz的频率源。对样品的测试表明该频率源达到了预期的技术指标,测试结果为:工作频率为7 850 MHz时,相位噪声为-96dBc/Hz/1kHz、-98dBc/Hz/10kHz、-120dBc/Hz/100kHz、-143dBc/Hz/1MHz,近端参考杂散抑制>-95dBc。     

3mm锁相源研究及系统应用

采用双环数字锁相方式完成3mm波锁相源研究,并成功应用于国内第一套“95GHz毫米波干涉仪”测速系统。提出了一种新的毫米波双环锁相源相位噪声估测方法。实验结果表明:该毫米波锁相源工作在95GHz时,输出功率大于10mW,相位噪声达到-59dBc/Hz@10kHz,在-10℃~ 45℃温度范围内的频率稳定度为1.2×10-6,完全满足测速系统对毫米波发射源的高稳定、高精确度技术要求。     

低相噪锁相介质振荡器研究

针对高的相位噪声指标要求,对取样锁相介质振荡器进行了研究.通过相位噪声分析,明晰了采用介质振荡器与取样锁相技术降低相位噪声的机理,并分别对介质振荡器与锁相环路进行了设计.设计中,应用HFSS与ADS对介质振荡器进行了联合仿真,体现了计算机辅助设计的优势.最终研制出17 GHz锁相介质振荡器,测试结果为:输出功率13.1 dBm;杂波抑制>70 dB;谐波抑制>25 dB; 相位噪声为-105 dBc/Hz@1 kHz,-106 dBc/Hz@10 kHz,-111 dBc/Hz@100 kHz,-129 dBc/Hz@1 MHz.     

锁相介质振荡器

锁相介质振荡器采用锁相稳频技术将介质振荡器的频率稳定在参考频率上。研制的一种X波段锁相介质振荡器,得到的性能指标如下：频率8.44GHz;相位噪声≤-80dBc/Hz@10kHz、≤-110dB/Hz@100kHz;输出功率≥10dBm;杂波≤-75dBc、谐波≤-30dBc。     

P波段频率源的设计

文中介绍了一种P波段频率源的设计和实现方法及相关理论,采用锁相技术实现的该P波段频率源具有相位噪声低,杂散低等特点,已经用于某通信设备中。其主要技术指标如下:输出频率为800MHz,在10kHz处的相位噪声优于-90dBc/Hz,杂散抑制优于65dBc,由最后的测试结果可知,采用该方法设计的频率源能保证低杂散的指标要求同时又能显著地改善相位噪声水平,可广泛用于通信设备和测试系统中。     

一种S波段跳频源的设计

为了某项目设计一款频率在2-3GHz宽带跳频源,频率间隔为1MHz,跳频点数为1001点。该跳频源要求相位噪声小于-100dBc @1kHz,杂散优于60dB。分析指标和软件仿真计算,采用HITTITE公司的HMC830锁相芯片来实现该设计方案。采用HITTITE公司的PLL仿真设计软件对环路滤波器进行优化设计后应用到实际电路中,使得该芯片在-55℃到+85℃均可稳定工作。通过外接串口通信控制模块,实现频率的跳变。最终该设计的实物测试相位噪声、杂散指标均优于目标值。测试得到该频率源相位噪声可达到-100dBc/Hz@1kHz,杂散指标能够达到-70dB,具有工程应用价值     

一种Ka波段点频锁相频率源设计

针对某射频系统特殊空间小型化布局需求,采用取样锁相与倍频放大混合集成技术,研制Ka波段点频源。介绍利用ADF4016频率合成器、压控振荡器、MSP430单片机等设计方案研制X波段点频锁相源,再通过倍频、放大、滤波等链路方案实现Ka波段点频源。测试结果表明,Ka波段点频源工作频率、相位噪声、输出功率等技术指标同设计相吻合。     

一种改善频率合成器相位噪声的方法

在现代电子技术中,数字式频率合成器在通信、雷达等系统中得到了广泛的应用,其相位噪声直接影响到系统的整体性能。提出了利用变频锁相方法改善微波波段频率合成器的相位噪声,并进行了频域分析,给出了相应的环路滤波器的设计。最后的实验结果给出了变频锁相与直接锁相的频率合成器相位噪声比较,可以看出采用变频锁相方式的频率合成器的相位噪声有了很大的改善。     

利用锁相技术解决原子钟的相位噪声问题

本文以原子钟作为参考源,把传统倍频技术和锁相倍频技术进行了对比试验,给出了试验结果,证实利用锁相技术可以解决原子钟的相位噪声问题。     

8mm小型化低相位噪声锁相源

依据小型化、低相位噪声原则设计了毫米波锁相源．在实现方案中，选用了高性能的锁相环、分频器和集成ＶＣＯ等器件；结构上采用了毫米波高密度组装技术和ＳＭＴ技术，使研制成功的毫米波锁相源具有体积小、相位噪声低、入锁快和可靠性好等特点，可适用于机载、弹载等许多场合．     

应用于26 GHz-41 GHz频率综合器的高速可编程分频器的设计

毫米波频率综合器中的重要模块之一高速可编程多模分频器,它主要用于对VCO的输出信号进行分频从而获得稳定的本振信号,它的性能影响整个毫米波频率综合器性能。本文设计的一种高速、低功耗、分频比可变的分频器具有非常重要的意义[1]。根据26 GHz-41 GHz硅基锁相环频率综合器的系统指标,本文基于TSMC 45nm CMOS工艺,设计实现了一种高速可编程分频器。本文采用注入锁定结构分频结构实现高速预分频,该结构可以实现在0 d Bm的输入功率下实现25 GHz-48 GHz的分频范围、最低功耗为:2.6 m W。基于脉冲吞咽计数器的可编程分频器由8/9双模分频器和可编程脉冲吞咽计数器组成。其中8/9双模分频器由同步4/5分频器和异步二分频构成,工作频率范围10 GHz-27 GHz,最低输入幅度为:300 m V,最低功耗为:1.6 m V。可编程吞咽计数器采用改进型带置数功能的TSPC D触发器,该可编程分频器的最大工作范围:25 GHz;最小功耗为:363μW。本文设计的高速可编程多模分频器,可以实现32-2 062的分频比;当工作于28 GHz时,相位噪声小于-159 dBc/Hz。动态功耗为5.2 m W。     

模拟锁相陶瓷介质振荡器技术

通过对模拟锁相频率源及传统方法实现的锁相频率源进行简要的分析比较,在分析取样鉴相器工作原理的基础上给出了模拟锁相CRO的具体实现方案。重点介绍了环路滤波电路及自动捕获电路的工作原理及参数设置,同时也给出了改进输出信号杂波抑制的方法。设计所得到的模拟锁相CRO,其相位噪声指标是采用一般的锁相方式难以获得的。实测表明模拟锁相CRO的相位噪声较低,输出频率3 GHz,相位噪声可以达到≤–115 dBc/Hz@10 kHz,杂波抑制指标也有一定的优势,可以达到优于–70 dBc。     

基于FPGA的直接数字频率合成系统的仿真

频率源是雷达、通信、电子对抗与电子系统实现高性能指标的关键之一,被喻为众多电子系统的"心脏".而当今高性能的频率源均通过频率合成技术实现.传统的频率合成器有直接频率合成器和锁相环两种.直接数字式频率合成(Difeet Digital Frequency Synthesis,即DDFS,一般简称DDS),是从相位概念出发直接合成所需波形的一种新的频率合成技术.它将先进的数字处理理论与方法引入信号合成领域,标志着第三代频率合成技术的出现.     

短稳提升装置的设计

设计了一种基于精密数字锁相环原理的短稳提升装置,用于提升铯原子频率标准的短期频率稳定度,扩展铯原子频率标准的适用范围。重点介绍了精密数字锁相环路设计的关键技术和解决方案。测试结果表明所设计的短稳提升装置达到预期指标要求。     

基于串联谐振式逆变器的频率跟踪控制系统的研究

为提高串联谐振式逆变器的输出效率,减小装置功率器件的开关损耗,必须控制逆变器的工作频率,使之始终与负载的谐振频率保持同步。文中针对传统模拟锁相环的缺点和单纯的数字锁相环当负载参数变化较大时,可能会出现的"失锁"现象,提出采用PID与数字锁相环相结合的频率跟踪控制策略,对串联谐振式逆变器的工作频率进行实时控制,使之能自动跟踪上负载的谐振频率。在MATLAB环境下,对采用PID控制前后的两种频率跟踪控制策略进行了比较,结果表明采用基于PID与数字锁相环相结合的频率跟踪控制具有更好的频率调节特性。在此基础上提出了采用TMS320F2812对该频率跟踪控制系统进行软硬件设计的方法。     

太阳能直放站锁相环系统设计与应用

由于移动通信技术的发展,通信频率的变化范围越来越宽,为了解决太阳能直放站锁相环系统在满足输出频率和相位稳定的同时,兼顾直放站太阳能电源对整个系统实现低功耗供电的问题,文中研究了锁相环原理,分析了GSM太阳能直放站锁相环系统,采用高度集成的锁相环频率合成器和高转换效率的电源,并进行了其具体的电路设计与应用,同时进行了锁相环系统测试,满足直放站频率合成输出的性能要求。