BiFeO3/Bi4Ti3O12多层铁电薄膜的性能研究

采用sol-gel法在FTO/玻璃底电极上制备了BiFeO3/Bi4Ti3O12多层薄膜。研究了室温下薄膜的结构,铁电和漏电流性质。结果表明,相对于纯的BiFeO3薄膜,BiFeO3/Bi4Ti3O12多层薄膜具有更低的漏电流,表现出较强的铁电性,在4.40×105V/cm的测试电场强度下,剩余极化强度为3.7×10–5C/cm2。在2.00×105V/cm的测试电场强度下,BiFeO3和BiFeO3/Bi4Ti3O12薄膜的漏电流密度分别为10–5和10–7A/cm2。     

TiO_2过渡层对Bi_(3.54)Nd_(0.46)Ti_3O_(12)薄膜微观结构及电性能的影响

选取厚度为5、10和20nm的TiO2薄膜为过渡层,采用sol-gel法在Pt/Ti/SiO2/Si衬底上制备了Bi3.54Nd0.46Ti3O12(BNT)铁电薄膜,研究了过渡层厚度对铁电薄膜微观结构及电学性质的影响。结果表明,加入TiO2过渡层后,BNT薄膜微观结构得到改善,εr及2Pr值大幅提高,介电损耗及漏电流密度都有降低。过渡层厚度为20nm时,BNT薄膜的εr、tanδ及2Pr值分别为325、0.025(测试频率为10kHz)和36.1×10–6C/cm2,漏电流密度为8.45×10–7A/cm2(外加电场为100×103V/cm)。     

非晶ErAlO高k栅介质薄膜的制备及性能研究

采用射频磁控溅射法在p型Si(100)衬底上成功制备了非晶Er2O3-Al2O3(ErAlO)栅介质复合氧化物薄膜。研究了ErAlO薄膜的结构及电学特性。XRD测量显示,ErAlO薄膜具有良好的热稳定性,样品经过900℃氧气氛退火30 min后仍保持非晶态结构。AFM照片显示,其表面粗糙度小于0.2 nm,平整度良好。ErAlO栅MOS结构在氧分压为1%时,薄膜的有效相对介电常数为9.5,外加偏压(Vg)为–1 V时样品的漏电流密度为7.5×10–3 A/cm2。非晶ErAlO薄膜是一种很有希望取代SiO2的新型高k栅介质候选材料。     

溅射法制备BST纳米薄膜电学性能的研究

采用射频磁控溅射与微细加工技术,制得Cu/BST/Pt/Ti/SiO2/Si的MIM(金属-绝缘体-金属)微电容结构。研究了不同退火时间、薄膜厚度对钛酸锶钡(BST)纳米薄膜介电常数和漏电流密度的影响,结果表明,随着退火时间的延长,BST纳米薄膜结晶度提高,介电常数增加,退火30 min的纳米薄膜具有最高的介电常数和较小的漏电流密度。同时还得出介电常数随薄膜厚度的减少而减少,在0.1 MV/cm下,90 nm和50 nm薄膜的漏电流密度分别为5.35×10-8A/cm2和6×10-6A/cm2。     

金属/SiO2/Si基Bi4Ti3O12铁电薄膜的J-V特性

采用sol-gel方法在Pt/Ti/SiO2/Si衬底上制备了Bi4Ti3O12铁电薄膜。测试了其在直流电场下流过铁电薄膜的漏导电流J-V特性。测量结果显示正向漏电流明显小于负向漏电流。并讨论了金属–铁电薄膜所形成的整流接触特性,以及金属/SiO2/Si基Bi4Ti3O12铁电薄膜系统在不同电压范围(0~±6V)的导电机制。     

电子束蒸发Al2O3/TiO2复合膜及在无机EL中的应用

开发高可靠性的绝缘层薄膜几十年来一直是TFEL显示器研制中的重要努力方向之一。采用双靶脉冲电子束蒸发法制备了Al2O3/TiO2单元结构为10nm/10nm、20nm/20nm、40nm/40nm、总厚度约600nm的多层复合薄膜,同时采用共蒸发法制备了800nm的AlxTiyOz复合薄膜,研究了它们的介电性能,并与Al2O3、TiO2单层膜的介电性能做了比较,最后将性能较优的AlxTiyOz薄膜应用到ZnS∶MnTFEL器件中。Al2O3/TiO2多层复合膜随着结构单元中Al2O3、TiO2厚度由10nm增至40nm,介电常数由20.2减小到16.1,击穿场强由154MV/m增至174MV/m,反映介电损耗的参数ΔVy由0.09V降为0.04V,在50MV/m下漏电流密度由1×10-6A/cm2增至1×10-4A/cm2,品质因子由2.62μC/cm2降为2.46μC/cm2。AlxTiyOz薄膜的品质因子大于3.6μC/cm2,应用于ZnS∶MnTFEL器件中获得在200Hz下较高的L50(58cd·m-2)、很低的阈值电压(60~70V),而且各个像素的L-V性能有很好的重复性。     

电子束共蒸发Al2O3-La2O3和ZrO2-Ta2O5复合薄膜的介电性能研究

Al2O3、ZrO2、Ta2O5和La2O3薄膜在栅介质、无机EL介质和光学薄膜方面有着重要用途,但对其复合薄膜介电性能方面的研究很少。文章采用电子束共蒸发法制备了厚度分别为414nm和143nm的Al2O3-La2O3（ALO）和ZrO2-Ta2O5（ZTO）复合薄膜,用Sawyer—Tower电路测得介电常数分别为17和34,反映介电损耗的参数△Vy分别为0．013V和0．56V,击穿场强分别为128MV／m和175MV／m,在50MV／m场强下,ALO的正、反向漏电流密度分别为3．1×10-5／cm2和4．1×10-5A／cm2,ZTO的正、反向漏电流密度分别为3．9×10-5／cm2和3．7×10-5A／cm2。另外,实验还与电子束蒸发和反应溅射制备的Al2O3、ZrO2、Ta2O5的介电性能做了比较,结果表明,上述复合薄膜单独作为无机EL绝缘层是不合适的。     

ITO玻璃衬底上PLZT铁电薄膜的制备与电性能

用sol-gel法在掺Sn的In2O3导电透明膜(ITO)衬底上,制备了La掺杂的PbZr0.5Ti0.5O3(PLZT)铁电薄膜。研究了La掺杂量对薄膜的铁电、介电和漏电性质的影响。结果表明,x(La)为5%的PLZT薄膜经650℃退火,有优良的铁电特性,外加15V电压下,剩余极化强度为35.4×10–6C/cm2,矫顽场强为111×103V/cm。100kHz时的εr和tgδ分别为984和0.13。在外加电场小于9V时,薄膜的漏电流密度不超过10–8A/cm2。     

溶胶-凝胶法制备掺Er3+:Al2O3/SiO2/Si光波导薄膜

采用溶胶-凝胶(Sol-gel)法在热氧化的SiO2/Si(100)基片上提拉法制备掺EP:A12O3光学薄膜.采用扫描电镜(SEM)、原子力显微镜(ARM),X射线衍射分析(XRD)研究了掺Er3+:Al2O3光学薄膜的形貌、厚度以及结构等特性.结果表明,在氧化的SiO2/Si(100)基片上获得了厚度为1.2 μm,固溶Er3+的面心立方结构γ-(Al,Er)2O3和单斜结构θ-(A1,Er)2O3的薄膜.薄膜表面光滑、平整,无明显的表面缺陷.掺EP:Al2O3薄膜晶粒分布均匀,平均晶粒直径为50～200 m,表面起伏度为10～20 nm.测量了10 K下掺0.1 mo1%～1.5 mo1%Er3+:Al2O3光学薄膜的光致发光(PL)谱,获得了中心波长为1.533μm的发光曲线.PL强度随Er3+掺杂浓度的增加而下降,相应的半峰宽(FWHM)也从45 nm减小到36 nm.Sol-gel法制备掺Er3+:Al2O3/SiO2/Si光学薄膜满足有源光波导放大器基体材料的性能要求.     

溶胶-凝胶法制备外延Ba1-xSrxTiO3薄膜及其结构与性能研究

应用溶胶-凝胶技术在Pt/MgO(100)衬底上成功地制备了Ba0.65Sr0.35TiO3外延薄膜.XRD和SEM分析结果表明该薄膜在O2气氛中650℃热处理1h后,其(001)面是沿着Pt(100)和MgO(100)面外延取向生长的;薄膜表面均匀致密,厚度为260nm,平均晶粒大小为48.5nm.当测试频率为10kHz时,BST薄膜的介电常数和损耗因子分别为480和0.02.介电常数-温度关系测试结果表明sol-gel工艺制备的Ba0.65Sr0.35TiO3薄膜其居里温度在35℃左右,且在该温度下Ba0.65Sr0.35TiO3薄膜存在扩散铁电相变特征.当外加偏置电压为3V时,BST薄膜的漏电流密度为1.5×10-7A/cm2.该薄膜可作为制备新型非制冷红外焦平面阵列和先进非制冷红外热像仪的优选材料.     

一种具有低泄漏电流和高浪涌电流能力的1 200 V/20 A SiC MPS

通过离子注入优化,成功研制了一款六角形元胞设计的1 200 V/20 A的具有低泄漏电流和高浪涌电流能力的SiC MPS芯片。在25℃和175℃下的测试结果表明,导通压降V_F分别为1.48 V和2.03 V;归功于优化的离子注入和元胞设计,1 200 V耐压时,肖特基界面的最强电场强度仅为1.25 MV/cm。研制的MPS的泄漏电流仅为4.3μA(@25℃)和13.7μA(@175℃)。并且25℃和150℃下测试的浪涌电流高达258 A和252 A,约为额定电流的13倍。     

铝电解电容器的低漏电研究与控制

介绍了铝电解电容器漏电流产生的根源,分析了影响漏电流的因素,通过研制工作电解液、选用高品质材料、改进制造工艺来控制铝电解电容器的低漏电。     

环孔p-n结理论分析

在对环孔p-n结作近似假设的基础上，忽略了产生－复合电流、隧穿电流和表面复合电流的影响，假设在低温下扩散电流起主要作用，并认为电极与结区之间的接触为欧姆接触，建立了环孔p-n结的电流模型。根据此模型得出了环孔p-n结的电流密度方程和ROA的计算表达式，由于n区空穴的电流密度相对p区要小得多，在简化的表达式中忽略了n区电流密度的影响。最后对上述结果进行了数值分析和计算，分别做出了RoA在中波和长波波段随温度和截止波长变化曲线。从曲线可以得出：当截止波长在中波波段3－5μm时，77－150K的温度范围都可以使用，但只有在130K或更低的温度下才有较好的性能。目前在中波段的R0A值已经达到10^9Ωcm^2，比理论值要低2－3个数量级；对于8－10．4μm波段，120K以下都有性能，而10－14μm波段，要工作在100K温度之下。     

漏电保护器智能化测试仪的设计

为了提高测量漏电保护器漏电动作特性参数的准确性,减少测量时间,实现漏电保护器的在线和非在线检测,设计了一种手持式漏电保护器测试仪。该测试仪采用ATmega32作为控制与数据处理核心,能自动对漏电保护器特性参数进行测试,既能检测非在线运行的漏电保护器,又能检测在线运行的漏电保护器,为漏电保护器的性能研究、质量检验及漏电保护技术的应用提供了有效手段。     

Leakage current mechanisms of ultrathin high-κEr_2O_3 gate dielectric film

A series of high dielectric material Er_2O_3 thin films with different thicknesses were deposited on p-type Si (100) substrate by pulse laser deposition at different temperatures. Phase structures of the films were determined by means of X-ray diffraction (XRD) and high resolution transmission electron microscopy (HRTEM). Leakage current density was measured with an HP4142B semiconductor parameter analyzer. The XRD and HRTEM results reveal that Er_2O_3 thin films deposited below 400 ℃ are amorphous, while films deposited from 400 to 840 ℃ are well crystallized with (111)-preferential crystallographic orientation. I-V curves show that, for ultrathin crystalline Er_2O_3 films, the leakage current density increases by almost one order of magnitude from 6.20 × 10~(-5) to 6.56×10~(-4) A/cm~2, when the film thickness decreases by only 1.9 nm from 5.7 to 3.8 nm. However the leakage current density of ultrathin amorphous Er_2O_3 films with a thickness of 3.8 nm is only 1.73×10~(-5) A/cm~2. Finally, analysis of leakage current density showed that leakage of ultrathin Er_2O_3 films at high field is mainly caused by Fowler-Nordheim tunneling, and the large leakage of ultrathin crystalline Er_2O_3 films could arise from impurity defects at the grain boundary.     

双沟平面掩埋结构SLD的液相外延生长及漏电分析

对液相外延生长的双沟平面掩埋异质结（DCPBH）结构超辐射发光二极管（SLD）双沟内漏电现象进行了理论分析与定量计算。在此基础上通过优化外延结构设计与液相生长参数,得到了电流限制较理想的DCPBH结构。     

CCD输出二极管反向漏电机理的研究

分析了CCD输出二极管反向漏电的机理,认为有三个途径造成CCD反向漏电：n^ 区通过SiO2漏电,n^ 区通过Si-SiO2表面漏电以及体内漏电。提出了解决漏电问题的方法,即控制好氧化、扩散、离子注入、光刻以及退火等工艺。     

A comparative study on gate leakage and performance of high-𝛋 nano-CMOS logic gates

This paper provides a novel attempt to evaluate the gate leakage and delay characteristics of CMOS transistors and logic gates with various alternative high-κ gate dielectrics, which are replacing SiO₂ in traditional nanoscale MOSFETs. Results have been obtained for both fixed as well as variable loads. The assumption that all gates drive the same load is considered in order to provide a fair comparison of the effect of the variation of design and process parameters, especially that of different high-κ dielectrics on the gate direct tunnelling current and propagation delay. On the other hand, the variable loading effect considers a set of practical loading conditions for the logic gates. An exhaustive comparison of all cases finally presents concluding evidence that the tunnelling current is independent of the loading conditions. On the other hand, there is an increase in the delay as the dielectric constant of the gate material, and consequently the load on the device, increases. Ultimately, this paper presents fast and accurate models for on-the-fly calculation of tunnelling current and delay with the aim of integrating them into design automation tools.     

交流漏电流断路器跳开故障分析与排除

针对部分移动基站的组合电源开通时，出现交流漏电流断路器跳开的现象，以DMA14－48／50风冷开关电源模块为例，分析了开关电源的漏电产生原因，并对其漏电流值进行了计算和测试。交流漏电流断路器经常跳开的主要原因是交流线路传输压降过大，为此提出了解决问题的办法。     

耐压强度试验中漏电流的测试方法

通过对耐压强度试验在设备出厂前检验的必要性进行分析,论述了该检测的测试原理及方法,介绍了测试过程中耐压测试仪漏电流的设定限值,保证了电子设备的安全性。