用于新型塑料闪烁体阵列探测器的多通道前端读出电子学设计

介绍一种用于新型塑料闪烁体阵列探测器系统的前端读出电子学（FEE）的设计与实现,该前端读出电子学主要基于电荷测量专用的集成电路（ASIC）芯片和现场可编程逻辑门阵列（FPGA）研制,可实现对多路探测器信号的采集、处理、筛选、打包,并通过LVDS差分接口上传到后端的数据获取系统（DAQ）。同时,该电路设有板载线性标定电路,可实现对各通道电子学性能刻度,设有电源电流、关键芯片及电路温度实时监控等电路,使电路具有较完善的功能和较强的自我保护能力。     

新型单道脉冲幅度分析电路设计

为将某一幅度的核辐射探测器模拟脉冲信号转为数字逻辑信号以供后续电路记录和处理,本文在研究普通单道脉冲幅度分析器电路的时序逻辑的基础上,利用较少集成芯片设计了一种新型的单道脉冲幅度分析器电路,并且进行了电路实验验证。实际实验结果表明,该电路不仅可以实现单道脉冲幅度分析器的功能,且能够在输入正弦脉冲信号频率达1.1 MHz时正常工作。     

新型低本底α/β测量系统设计

设计了一套新型低本底α/β测量系统。该系统采用ZnS(Ag)薄板复合塑料闪烁体作为主探测器,平板形塑料闪烁体作为反符合探测器,实现样品中总α和总β的同时测量。利用ARM架构的MCU作为系统运行核心,FPGA硬件电路作为数据采集单元,基于脉冲宽度甄别方法实现测量系统的α/β脉冲甄别。对该系统进行了主要性能测试,测试结果表明:测量α粒子时,本底为0.003 min~(-1)·cm~(-2),对~(239)Puα标准平面源的探测效率为92.5%,α对β道的串道比为0.87%;测量β粒子时,本底为0.072 min~(-1)·cm~(-2),对~(90)Sr-~(90)Yβ标准平面源的探测效率为62.0%,β对α道的串道比为0.03%。     

基于实时数字脉冲处理技术的核谱仪研究

本文提出一种基于80 MHz ADC的数字化γ能谱系统。系统由探测器、前端电路、ADC和数字处理单元组成。数字处理在FPGA中完成,主要包括FIR数字滤波、脉冲梯形成形、幅度甄别、数据通讯。为减小高速ADC在采集过程中引入的噪声信号,在数字处理单元实现FIR数字滤波,对数字脉冲信号先进行滤波处理,再进行脉冲梯形成形,得到高分辨率的能谱数据。测量系统中模拟信号全部采用直流耦合,数字脉冲宽度为1.6μs,对137 Cs的能量分辨率达6.88%。     

国产ST-401型塑料闪烁体定时分辨能力的研究

在10~(-10)秒级的时间间隔测量(如正电子湮没寿命谱测量,核激发态寿命测量及粒子飞行时间测量等)中,塑料闪烁探测器是常用的性能良好的探测器。探测装置主要由塑料闪烁体、光电倍增管及以时间-脉冲幅度转换器为中心的一套电子设备组成。仪器系统定时分辨的能力主要由所用光电倍增管、定时电路及塑料闪烁体的性能决定。就闪烁体而言,它的发光过程是重要影响因素,发光效率高、发光衰减时间短的闪烁体一般获     

基于数字化脉冲处理器的α/β射线甄别方法研究

表面污染检测设备多采用ZnS(Ag)和塑料闪烁体组成的复合探测器对α/β射线进行同时测量,其中α/β射线的甄别方法至关重要。传统的甄别方法主要有脉冲幅度甄别法和脉冲宽度甄别法,其受模拟元件参数的影响而甄别稳定性降低。本文基于数字化脉冲处理器对α/β射线进行甄别,在FPGA内部构建电流恢复器、两路方形滤波器、比值计算器计算两路方形滤波器的输出峰值的比值。α/β射线在比值统计图中的不同区间呈高斯分布,由此实现对α/β射线的甄别。结果表明：该甄别方法能实时甄别出α/β射线,甄别品质因子为352,串道比均小于05%。对α、β探测效率分别不小于577%、37%。     

有机闪烁体探测器数字化信号处理电路设计

介绍了基于FPGA的有机闪烁体探测器数字化信号处理电路的设计。电路设计由前置放大器、高速ADC、FPGA系统、MCU微控制系统、电源系统等组成,通过对粒子射线的模拟信号采集、后续分析处理和脉冲形状算法,实现中子和γ脉冲信号的甄别及对应剂量值的计算。主要性能测试结果表明:电路设计具有较好的中子和γ甄别效果,可实现准确有效的中子和γ剂量测量。     

SiPM核辐射探测器电路设计

本文研究基于硅光电倍增管(SiPM)和塑料闪烁体的核辐射探测器电路,设计了适用于SiPM电压偏置电路和信号放大电路,并测试了电路的相关参数:电压偏置电路噪声在5m V以下,放大电路输出信号幅度可达伏级,带宽约为80MHz,最大信噪比在50db左右,四路探测器总功率为0.84W,符合项目设计要求。     

GRM复合晶体探测器读出系统设计

针对SVOM卫星中的γ暴监视仪的叠成闪烁体探测器,设计了一套混合信号读出系统,用于获取GRM复合晶体探测器输出电压脉冲幅度与信号宽度,并根据脉冲的宽度对信号进行甄别分类。在系统设计中采用FPGA对系统进行时序控制,使用高速峰值保持电路对复合晶体输出信号进行峰值保持,利用RS232数据接口完成测试系统与PC机的数据交换。测试结果表明,本工作所设计的系统可稳定可靠地实现对复合晶体输出信号的获取与甄别分类。     

碲锌镉探测器的数字核信号处理系统设计

设计了完整的碲锌镉(Cd Zn Te,CZT)探测器数字核信号处理系统,包含了低功耗偏压电源、低噪声电荷灵敏放大器、数字梯形多道脉冲幅度分析器及数字上升时间甄别器。在考虑探测器与后端数字多道优化匹配前提下设计了低噪声电荷灵敏放大器;数字多道脉冲幅度分析器(Digital Multi-Channel Pulse Height Analyzer,DMCA)通过高速模数转换器将模拟核信号离散化后,在现场可编程门阵列(Field Programmable Gate Array,FPGA)中实现数字核脉冲信号处理;FPGA芯片中以快慢双通道梯形成形器为核心,针对碲锌镉探测器空穴收集不完全的问题,设计了数字上升时间甄别模块,有效消除了空穴拖尾效应,显著提升碲锌镉探测器的能量分辨率。从实验结果可知,针对西北工业大学提供的4 mm×4 mm×2 mm的准半球结构碲锌镉探测器对241Am的分辨率最佳可达3.6%,对137Cs的分辨率可达0.96%。     

基于软核的数字化多道脉冲幅度分析器

介绍了一种数字化多道脉冲幅度分析器(DMCA),该系统采用数字梯形滤波成形等数字信号处理方法进行核脉冲信号处理,采用NOISII软核处理器进行数据处理,所有数字功能均在单片FPGA中实现。测试表明,该系统转换增益可达4 096道,最大脉冲通过率可达200 kcps以上。     

基于FPGA和DSP的数字多道设计与实现

介绍了一种基于FPGA和DSP的数字多道设计方案,包括硬件电路设计与可编程器件程序设计,对数字多道的多项性能指标进行了测试,并测量了NaI(Tl)探测器的能谱。     

Study of time-domain digital pulse shaping algorithms for nuclear signals

With the development on high-speed integrated circuit,fast high resolution sampling ADC and digital signal processors are replacing analog shaping amplifier circuit.This paper firstly presents the numerical analysis and simulation on R-C shaping circuit model and C-R shaping circuit model.Mathematic models are established based on 1st order digital differential method and Kirchhoff Current Law in time domain,and a simulation and error evaluation experiment on an ideal digital signal are carried out with Excel VBA.A digital shaping test for a semiconductor X-ray detector in real time is also presented.Then a numerical analysis for Sallen-Key(S-K) low-pass filter circuit model is implemented based on the analysis of digital R-C and digital C-R shaping methods.By applying the 2nd order non-homogeneous differential equation,the authors implement a digital Gaussian filter model for a standard exponential-decaying signal and a nuclear pulse signal.Finally,computer simulations and experimental tests are carried out and the results show the possibility of the digital pulse processing algorithms.     

高分辨率X射线探测器读出电子学系统的研制及性能测试

本文针对光锥耦合X射线探测器低噪声的设计要求,研制了一套读出电子学系统,该系统包括模拟驱动电路、前端处理电路及基于现场可编程门阵列(FPGA)的数字信号处理电路。利用X射线成像平台,对研发的探测器进行了性能测试。探测器系统绝对增益为0.168 6DN/e-,线性工作范围为0~154μGy。制冷温度为-20℃时,暗电流噪声为0.037e-/(pixel·s),读出噪声为10.9e-。探测器的本征空间分辨率达16lp/mm。测试结果表明,研制的读出电子学系统能满足高分辨率X射线探测器对低噪声特性的需求。     

Development of the HL-2M digital pulse analysis system

A digital pulse analysis system is an important diagnostic system in nuclear physics experimental research. In response to the demand for reflecting the particle state in a nuclear physics experiment, we have designed and developed a real-time digital pulse analysis system and applied it to the digital nuclear pulse waveform discrimination of different detectors in the HL-2 M tokamak. The system is based on the peripheral component interconnect extensions for instrumentation(PXI) platform, while its software was written in LABVIEW. The key technologies involved in the system implementation include digital pulse analysis technology,digital discrimination technology, pulse height analysis technology, etc. The system has been applied to the plastic scintillator detector at the Neutron Source Lab of the University of Science and Technology of China. And the experimental results indicate that the system can discriminate between neutron(n) particles and gamma(γ) particles well when used to measure the plastic scintillator detector.     

基于3D Si PIN阵列热中子探测器的变增益宽动态前端读出电子学设计

基于Si CMOS技术的前端读出ASIC主要是根据3D Si PIN阵列热中子探测器的输出信号特性设计的。所设计的读出ASIC的主要电路模块包括电荷灵敏放大器（CSA）、模拟开关设计、具有三级电荷灵敏自动转换的自动增益控制模块（AGC）、相关双采样（CDS）和基准电流源电路。仿真结果表明,前端电路的输入动态范围为10 fC~80 pC。根据热中子探测器输出信号特性设计的ASIC的3个增益系数分别为19 V/pC、039 V/pC和94 mV/pC。所设计的ASIC的积分非线性小于 1%。单通道静态功耗约为 536 mW。零输入探测器电容时的等效噪声电荷为2416e-。计数率可达1 MHz 。     

高计数率气体探测器读出电子学原型机研制

研制一套可用于高计数率气体探测器的读出电子学原型机系统,包括前端板、数据采集板和上位机。前端板采用一款先进的前端读出专用集成电路(ASIC)芯片实现对探测器信号的测量和模数转换;数据采集板利用现场可编程门阵列（FPGA）实现对数据的分析、处理和传输;上位机实现控制指令发送、PC端数据接收及存储等。在22~99 fC的输入范围内,原型机各通道积分非线性均好于024%;联合探测器使用55Fe放射源测试,结果好于相同条件下的商用电子学。可满足20 kHz计数率下GEM TPC探测器的读出需求。     

Analog rise-time discriminator for CdZnTe detector

Due to variable time for charge collection,energy resolution of nuclear detectors declines,especially compound semiconductor detectors like cadmium zinc telluride (CdZnTe) detector.To solve this problem,an analog rise-time discriminator based on charge comparison principle is designed.The reference charge signal after attenuation is compared with the deconvoluted and delayed current signal.It is found that the amplitude of delayed current signal is higher than that of the reference charge signal when rise time of the input signal is shorter than the discrimination time,thus generating gating signal and triggering DMCA (digital multi-channel analyzer) to receive the total integral charge signal.When rise time of the input signal is longer than discrimination time,DMCA remains inactivated and the corresponding total integral charge signal is abandoned.Test results show that combination of the designed rise-time discriminator and DMCA can reduce hole tailing of CdZnTe detector significantly.Energy resolution of the system is 0.98％@662 keV,and it is still excellent under high counting rates.