共查询到20条相似文献,搜索用时 31 毫秒
1.
Ambsonic是声音空间化技术的一种,用来实现声音的高保真和精确定位回放。该文讨论了整个Ambsonic第一等级系统的编码器和解码器的设计,并且通过研究心理声学和两耳效应,对应用在规则扬声器阵列上的解码器的优化设计进行了描述。 相似文献
2.
邻居从我这拷贝了电影《人类之子》去看,过一会说这个电影文件有问题,声音和画面不同步,换了几个播放器都如此。我播放了一下,却一切正常。换个解码器看看,我提议。解码算法不是集成在播放器里面么?还能换啊?邻居疑问。当然能换,下面就讲讲什么是解码器,为什么要更换解码器,如何更换解码器。 相似文献
3.
4.
在播放视频的时候,很多朋友都不习惯用外部音频解码器来处理音频,其实为使用外部的解码器可以获得更多的声音享受,AC3Filter其实就可以实现很多效果。那么如何能用好AC3Filter,就跟随笔者一起去学习吧。 相似文献
5.
看了2007年第9期《激发暴风影音的声音潜能》一文后,认为在播放有声音问题的影音文件时,我们还可以用快乐影音来完成。快乐影音集成了大多数影片的解码器,可以播放VCD、DVD、MPG、MP3、MP4、VOB、RM、MOV等等大多数影片和音乐,与 相似文献
6.
7.
8.
为了满足视频解码器设计的需要,对AVS-P2视频解码器进行了复杂度分析[1]。首先根据AVS解码器的内存使用情况进行空间复杂度分析;其次通过计算解码器主要子功能模块的基本操作数从理论上估算解码器的时间复杂度;最后,对AVS解码器在一系列测试序列上的实际计算复杂度进行了统计分析。证明了AVS-P2视频解码器复杂度比H.264视频解码器复杂度更低,更适合于在各种软硬件平台上高效的实现。实验结果进一步验证了对AVS-P2解码器复杂度的分析。 相似文献
9.
提出了一种新型的高数据吞吐率RS解码器,它采用无除法Berlekamp Massey,Chien和Forney等算法实现。该解码器采用一种新型的结构化复接流水线结构,具有很高的效率和突出的吞吐能力。根据设计实现的解码器性能,该解码器相比现有的解码器具有显著的吞吐率增益。 相似文献
10.
无论是对视频格式的兼容性,还是对图像的处理能力,HTPC都是十分优秀的。可是,HTPC对声音的处理能力相比视频处理性能却要逊色得多——远不如专业的功放来得好。虽然我们使用模拟输入的多声道环绕音箱也能得到较佳的听觉感受,但要想让声音也和图像一样完美,就必须让AC-3和DTS等高质音频以数字方式传送到解码器或独立功放。 相似文献
11.
针对目前手持多媒体播放器对RealMedia格式支持不足,在对RealMedia格式,Qtopia中Mediaplayer的解码器插件进行分析的基础上,把RealMedia解码器作为播放器插件在基于i.MX21的手持多媒体播放器上进行了移植,并着重对解码器性能进行了优化,实现了基于硬件的色彩空间转换和图像缩放,显著提升了解码器性能. 相似文献
12.
13.
14.
1前言在当前闭路电视监控系统中,采用单片机技术完成对镜头、云台(多点)的控制,已得到广泛应用。随着单片机应用技术的发展,各大公司厂家推出一系列新产品。我们选用ATMEL公司的ThMI单片机应用在多点控制的闭路电视监控的解码器研制项目中,达到了设计要求,使解码器研制水平有所提高。一般监控系统由监控主机、切换箱和多个摄像点(云台、镜头)组成,而云台和镜头的控制都是由主机通过解码器完成的,解码器在监控系统中起重要作用。2解码器的功能特点解码器接收从主机和各分控台发出的控制命令,解码器来控制电动云台、变焦镜… 相似文献
15.
针对高清晰数字电视应用,提出了一种针对H.264标准的CABAC硬件解码器结构。通过高效的SRAM组织,在提高解码器访问SRAM的效率的同时减小了SRAM的面积。高效的解码器架构设计,使得每一个时钟周期可解码1bit的语法元素,与软件和现有解码器相比提高了解码速度。可以通过全硬件的方式解码基于主规范(main profile)的H.264码流,满足高清晰数字电视的要求。 相似文献
16.
基于FPGA的视频解码芯片验证平台设计 总被引:1,自引:0,他引:1
随着视频编解码算法复杂度的增加,视频处理器设计的难度和成本也大幅度增加.针对视频解码器芯片的仿真和验证要求,文章提出了视频解码芯片的验证框架.基于VirtexE系列的FPGA芯片设计实现了视频解码器的验证平台.并对视频解码器的FPGA的验证问题进行了分析. 相似文献
17.
18.
完成了H.264 baseline解码器中运动补偿模块的Verilog建模,通过了功能验证和综合。该运动补偿模块可用于H.264 baseline解码器的FPGA实现和ASIC实现。 相似文献
19.
20.
《计算机工程》2014,(7)
对于兼容LDPC和Turbo码的多模通信信道解码器,解码过程涉及大量数据计算和传输,系统高吞吐率的实时性要求使这类多模解码器的结构变得日益复杂。为此,设计并实现一种专用控制器,对待解码数据进行预处理,以控制整个解码器系统的工作。为满足解码器系统高时钟频率、大量专用运算和数据快速传输3个要求,采用重划分控制器流水线、增加专用指令及加速器和片内存储器划分3种方法,使解码器系统最大程度地实现并行化计算处理。测试结果表明,在专用控制器的控制协调下,解码器能满足LTE标准1 Gb/s和UMTS标准672 Mb/s的高吞吐率要求。使用TSMC 65 nm低功耗库,通过后端布局进行布线设计后,该解码器面积约为490 000μm2,最大时钟频率为540MHz。 相似文献