一种低温漂BiCMOS带隙基准电压源的设计

文章介绍了一种低温漂的BiCMOS带隙基准电压源.基于特许半导体(Chartered)0.35 μm BiCMOS工艺,采用Brokaw带隙基准电压源结构,通过一级温度补偿技术,设计得到了一种在-40℃到 85℃的温度变化范围内温度系数为15.2×10-6/℃,输出电压为2.5 V±0.002 V的带隙基准电压源电路.±20%的电源电压变化情况下,输出电压变化为2.2 mV,电源电压抑制比为60 dB.5 V电源电压下功耗为1.19 mW.具有良好的电源抑制能力.     

低功耗CMOS带隙基准电压源设计

从带隙基准原理出发,通过对传统的带隙基准电路中的反馈环路进行了改进,设计了一种带启动电路的带隙基准电压源。带隙基准电压源电路具有结构简单、功耗低、电压抑制比高以及温度系数低等特点。采用TSMC 0.13μm工艺对电路进行流片,管芯面积为100μm×94μm。测试结果显示,电源电压1V时,在-30~120℃范围内温度系数为6.6×10-6/℃,功耗仅1.8μW;电源电压从0.76V变化到2V,输出电压偏差仅1.52mV,电源抑制比达58dB。     

一种用于CMOS A/D转换器的带隙基准电压源

设计了一种用于CMoS A/D转换器的带隙基准电压源.该电路消除了传统带隙基准电压源中运算放大器的失调电压及电源电压抑制比对基准源指标的限制,具有很高的精度和较好的电源电压抑制比.电路采用中芯国际(SMIC)0.35μm CMOS N阱工艺.HSPICE仿真结果表明,在3.3 V条件下,在-40℃～125℃范围内,带隙基准电压源的温度系数为2.4×10-6V/℃,电源电压抑制比为88 dB@1 kHz,功耗为0.12 mW.     

带2阶补偿的CMOS带隙基准电压源

基于CSMC 0.5μm CMOS工艺,设计了一种具有低温度系数、带2阶补偿的带隙基准电压源.在传统放大器反馈结构带隙基准源的基础上,利用MOS器件的“饱和电流与过驱动电压成平方关系”产生2阶补偿量,对传统的带隙基准进行高阶补偿.具有电路实现简单,容易添加到传统带隙基准电路的优点.仿真结果表明,设计的基准电压源在5V电源电压下功耗为860 μW,最低工作电压为1.24 V,在-50℃～125℃的温度范围内获得了1.42×10-5/℃的温度系数,低频时的电源抑制比达到-86.3 dB.     

高精度带隙基准电压源的实现

提出了一种高精度带隙基准电压源电路,通过补偿其输出电压所经过的三极管的基极电流获得精确的镜像电流源.设计得到了在-20～+80℃温度范围内温度系数为3×10-6/℃和-85dB的电源电压抑制比的带隙基准电压源电路.该电路采用台积电(TSMC) 0.35μm、3.3V/5V、5V电源电压、2层多晶硅 4层金属(2P4M)、CMOS工艺生产制造,芯片中基准电压源电路面积大小为0.654mm×0.340mm,功耗为5.2mW.     

一种带2阶温度补偿的负反馈箝位CMOS基准电压源

根据带隙基准电压源工作原理,设计了一种带2阶温度补偿的负反馈箝位CMOS基准电压源。不同于带放大电路的带隙基准电压源,该基准电压源不会受到失调的影响,采用的负反馈箝位技术使电路输出更稳定。加入了高阶补偿电路,改善了带隙基准电压源的温漂特性。电路输出阻抗的增大有效提高了电源抑制比。基于0.18 μm CMOS 工艺,采用Cadence Spectre软件对该电路进行了仿真,电源电压为2 V,在-40 ℃~110 ℃温度范围内温度系数为4.199 ×10-6/℃,输出基准电压为1.308 V,低频下电源抑制比为78.66 dB,功耗为120 μW,总输出噪声为0.12 mV/Hz。     

一种简单的高精度3阶补偿带隙电压基准源

基于普通带隙基准原理,设计了一种简单的3阶补偿带隙基准电路.这种补偿方式无需改变普通带隙基准的结构,仅增加很少的器件就能实现3阶补偿,具有电路实现简单、功耗低、容易嵌入传统带隙基准等优点.设计采用0.5 μm BiCMOS工艺,仿真结果表明,在-40℃～120℃温度范围内,5V工作电压下,该带隙基准源的输出电压为1.204 V,温度系数为1.9×10-6 V/℃,在1 kHz时,电源抑制比为58 dB.     

基于温度补偿的无运放低压带隙基准源设计

设计了一种带温度补偿的无运放低压带隙基准电路。提出了同时产生带隙基准电压源和基准电流源的技术,通过改进带隙基准电路中的带隙负载结构以及基准核心电路,基准电压和基准电流可以分别进行温度补偿。在0.5μmCMOS N阱工艺条件下,采用spectre进行模拟验证。仿真结果表明,在3.3V条件下,在-20～100℃范围内,带隙基准电压源和基准电流源的温度系数分别为35.6ppm/℃和37.8ppm/℃,直流时的电源抑制比为-68dB,基准源电路的供电电压范围为2.2～4.5V。     

一种高精度带隙基准电压源电路设计

针对传统CMOS带隙电压基准源电路电源电压较高,基准电压输出范围有限等问题,通过增加启动电路,并采用共源共栅结构的PTAT电流产生电路,设计了一种高精度、低温漂、与电源无关的具有稳定电压输出特性的带隙电压源.基于0.5μm高压BiCMOS工艺对电路进行了仿真,结果表明,在-40℃～85℃范围内,该带隙基准电路的温度系数为7ppm/℃,室温下的带隙基准电压为1.215 V.     

带2阶温度补偿的多输出带隙基准电压源

基于传统带隙基准的原理,通过优化电路结构,消除双极晶体管基极．发射极电压中的非线性项,设计了一种带2阶补偿的多输出带隙基准电压源。整个电路采用CSMC0．5μmCMOS工艺模型进行仿真。Spectre仿真结果表明,在-55～125℃的温度范围内,带隙基准电压源的温度系数为3．1ppm／℃,在5V电源电压下,输出基准电压为1．2994V;带隙基准电压源的电源抑制比在低频时为84．5dB;在5v电源电压下,可以同时输出0—5V多个基准电压。     

一种无运放低压低功耗CMOS带隙基准电压源的设计

采用无运放电路结构,通过改进反馈环路和调整电阻的方法,设计了一种低电压低功耗的带隙基准电压源.相比传统有运放结构,电路芯片面积更小和具有更低的电流损耗,并且大部分电流损耗都用于产生输出电压.基于CSMC 0.5 μmCMOS工艺对所研制带隙基准电压源进行流片,测试结果表明,当电源电压大于0.85 V时,能够产生稳定的输...     

一种高精度低电源电压带隙基准源的设计

设计了一种可在低电源电压下工作,具有较高电源电压抑制比、低温度系数和低功耗的带隙基准电压源。电路基于对具有正负温度系数的两路电流加权求和的原理,对传统电路做出了改进。采用UMC 0.25 μmCMOS工艺模型,使用Hspice进行模拟,设计的基准源输出电压为900 mV,电源电压可降低到1.1 V,温度系数为8.1×10^-6/℃。     

一种低温度系数带隙基准电压源

描述了一个具有高电源抑制比和低温度系数的带隙基准电压源电路。基于1阶零温度系数点可调节的结构,通过对不同零温度系数点带隙电压的转换实现低温度系数,并采用了电源波动抑制电路。采用SMIC 0.18μm CMOS工艺,经过Cadence Spectre仿真验证,在-20℃～100℃温度范围内,电压变化范围小于0.5mV,温度系数不超过7×10-6/℃。低频下的电源抑制比为-107dB,在10kHz下,电源抑制比可达到-90dB。整个电路在供电电压大于2.3V时可以实现正常启动,在3.3V电源供电下,电路的功耗约为1.05mW。     

低温漂高PSRR新型带隙基准电压源的研制

利用带隙电压基准的基本原理,结合自偏置共源共栅电流镜以及适当的启动电路,设计了一种新型基准电压源。获得了一个低温度系数、高电源抑制比的电压基准。通过对输出端添加运算放大器,把带隙基准电路产生的1.2 V电压提高到3.5 V,提高了芯片性能。用Cadence软件和CSMC的0.5μm CMOS工艺进行了仿真,结果表明,当温度在-20～+120℃,温度系数为9.3×10-6/℃,直流时的电源抑制比为-82 dB。该基准电压源能够满足开关电源管理芯片的使用要求,并取得了较好的效果。     

一种高电源抑制比带隙基准电压源的设计

设计了一种基于反馈电路的基准电压电路。通过正、负两路反馈使输出基准电压获得了高交流电源抑制比(PSRR),为后续电路提供了稳定的电压。采用NPN型三极管,有效消除了运放失调电压对带隙基准电压精度产生的影响,并对电路进行温度补偿,大大减小了温漂。整个电路采用0.35μm CMOS工艺实现,通过spectre仿真软件在室温27℃、工作电压为4 V的条件下进行仿真,带隙基准的输出电压为1.28 V,静态电流为2μA,在-20~80℃范围内其温度系数约为18.9×10-6/℃,交流PSRR约为-107 dB。     

高电源电压抑制比基准电压源的设计

在此通过对带隙基准电压源电路进行建模分析,针对逆变电路的中低频使用环境,设计了一个应用于高压逆变器电路中的高电源电压抑制比,低温度系数的带隙基准电压源。该电路采用1μm,700 V高压CMOS工艺,在5 V供电电压的基础上,采用一阶温度补偿,并通过设计高开环增益共源共栅两级放大器来提高电源电压抑制比,同时使用宽幅镜像电流偏置解决因共源共栅引起的输出摆幅变小的问题。基准电压源正常输出电压为2.394 V,温度系数为8 ppm/℃,中低频电压抑制比均可达到-112 dB。     

一种阵列式版图布局的低温度系数CMOS带隙基准电压源

设计了一款低温度系数的自偏置CMOS带隙基准电压源电路,分析了输出基准电压与关键器件的温度依存关系,实现了低温度系数的电压输出。后端物理设计采用多指栅晶体管阵列结构进行对称式版图布局,以压缩版图面积。基于65 nm/3.3 V CMOS RF器件模型,在Cadence IC设计平台进行原理图和电路版图设计,并对输出参考电压的精度、温度系数、电源抑制比(PSRR)和功耗特性进行了仿真分析和对比。结果表明,在3.3 V电源和27℃室温条件下,输出基准电压的平均值为765.7 mV,功耗为0.75μW;在温度为-55~125℃时,温度系数为6.85×10~(-6)/℃。此外,输出基准电压受电源纹波的影响较小,1 kHz时的PSRR为-65.3 dB。     

一款高精度低功耗电压基准的设计与实现

设计了一款高输出电压情况下的高精度低功耗电压基准电路.电路采用了比例采样负反馈结构达到较高和可控的输出电压,并利用曲率补偿电路极大地减小了输出电压的温度系数.针对较宽输入电压范围内的超低线性调整率规格,给出了多级带隙级联的电路结构.针对功耗和超低负载调整率的问题,电路采用了基于运算放大器的限流模式和内置大尺寸横向扩散金属氧化物半导体(LDMOS)晶体管的设计.该电路在CSMC 0.25 μm高压BCD工艺条件下进行设计、仿真和流片,测试结果表明,该电压基准输出电压为3.3V,温度系数为19.4×10-6/℃,线性调整率为5.6 μV/V,负载调整率为23.3 μV/V,工作电流为45 μA.     

高电源抑制比低噪声带隙基准电压源的设计

基于带隙基准原理,通过优化电路结构和采用BiCMOS技术,提出一种精度高、噪声小的带隙基准源电路。利用具有高开环增益的折叠式共源共栅放大器,提高了低频电压抑制比;应用低跨导PMOS对管及电路输出端低通滤波器,实现了更低的噪声输出;合理的版图设计减小了失调电压带来的影响。Hspice仿真结果表明,在3V电源电压下,输出基准电压为1.2182mV,温度系数为1.257×10-5/℃;频率从103～105 Hz变化时,输出噪声最大值的变化量小于5μV。流片测试结果表明,该基准源输出基准电压的电源抑制比高,温度系数小,噪声与功耗低。