H．264／AVC视频编码器的DSP实现

H．264/AVC与以往视频编码标准相比,编码效率和编码性能大幅提高,但计算复杂度也明显增加。H．264“baseline”编码器DSP移植及优化后．H．264编码器效率获得了很大提高,达到实时编码的要求,同时能获得较好的视频图像质量。     

基于H.264的精细可伸缩性视频编码及实现

在MPEG-4精细可伸缩性编码的基础上，提出了一种基于H．264的精细可伸缩性视频编码方案。仿真和实验结果表明，在相同码率下，基于H.264的精细可伸缩性视频编码比基于MPEG-4的精细可伸缩性视频编码具有更高的信噪比和视觉质量。同时提出了基于H．264精细可伸缩性视频编码的视频点播系统的实现方案。     

H.264/AVC视频编码器在DM642平台上的实现与优化

文章介绍了H．264视频压缩标准的原理和DM642数字信号处理器的结构，并在该平台上实现了H．264视频编码器。对H．264标准中的几个主要模块进行了理论分析，并结合该数字信号处理器的特点对程序进行了优化．有效降低了整个编码器的运行时间。实验结果表明文章实现的视频编码器在性能和效率方面都达到了良好的效果。     

H.264在DSP上的实现及优化

本文介绍了H.264视频压缩标准和TMS320C6455的结构,并在该平台上实现H.264编码器.结合DSP的特点,从内存分配及CACHE优化、算法及代码优化几个方面进行了优化.文中采用了一种快速的帧间模式选择算法:根据图像纹理不同,预先判别SKIP模式;然后根据图像高频分量获知图像的细节程度,对块模式进行选择.实验结果表明,该方法在保证图像失真度和码率性能的前提下,视频编码器在性能和效率方面都达到了良好的效果.     

基于双DSP的实时高清H.264视频编码器实现

针对H.264标准的高清视频编码在实现时对硬件有较高要求,提出了一种使用双DSP处理的方案.针对双DSP执行时的并行性、协调性及通信的问题进行了详细讨论,提出了相应的解决方法.DSP芯片选用TI的TMS320C6455,双DSP间的数据通信采用串行RapidIO(SRIO)接口.实验结果表明,该方案对高清720p的处理时间在40 ms以内,满足了对高清视频的实时处理要求.     

基于DSP的H.264解码器的优化1

该文讨论H.264解码器在TI公司的TMS320C64x系列DSP芯片上的实现方法,给出了在闻亭公司的DAM6416P处理平台上优化C语言代码的基本方法和在DAM6416P处理平台上对H.264解码器的C代码进行优化的具体措施.实验结果表明了该优化方法的合理性.     

基于H．264视频编解码DSP实现与优化

H．264是最新的视频编码国际标准,是图像通信研究领域的热点问题之一,利用高性能数字信号处理器来实现H．264实时编解码是一种快速有效的方法,有助于H．264视频标准的迅速推广和应用。TI公司生产的DM64X系列芯片具有很强的并行处理能力和信号处理功能,是实现H．264编解码的理想平台。给出视频编解码在DSP中实现的一些关键问题,针对DM642的整体系统方案,设计出为H．264的实时实现搭建了良好的硬件平台,并给出系统的性能测试结果。解码速度达到了实时的效果,图像主观质量较好,无明显方块效应,码率也比较低。     

基于DSP平台的H.264编码器的优化与实现

针对H.264编码器的复杂度很高和基于DSP平台的H.264编码器的实时处理实现难度很大的问题,该文首先介绍了H.264标准基本档次的编码结构,对影响编码速度的原因进行了深入的分析。然后针对TMS320DM642芯片的特点,提出一些优化实现方案,最终在DSP平台上实时实现了H.264基本档次编码器。测试结果表明,经过优化,H.264编码器的处理速度有了很大的提高,对于CIF格式的视频序列能够满足视频编码的实时处理要求。     

基于DSP的视频编码器设计与实现

用数字信号处理(DSP)实现视频图像的压缩编码应用灵活、扩展性好,可以克服专用芯片视频编码器和现场可编程门阵列(FPGA)视频编码器的一些局限性,有广泛的应用前景。论述了基于DSP64XX的视频编码器硬件平台,着重分析了编码器外部存储器高速数字信号的信号完整性问题,对数据线、地址线的信号传输波形进行了仿真、分析,并详细阐述了DSP视频编码器软件框架结构和软件优化策略。该编码器已在工程中广泛使用,性能稳定可靠。     

视频编码标准H.264及其关键技术

一视频编码标准概述 H．264／MPEG-4 AVC是ITU-T的VCEG（Video Coding Experts Group）和ISO／IEC的MPEG（Moving Picture Experts Group）联合开发的新一代数字视频编码标准。H．264／MPEG-4AVC仍采用基于预测变换的混合编码架构，但其通过对每个细节进行特别处理从而达到整体效率的提升。     

基于DSP平台H．264编码器的实现与优化

相对于以前其他的标准,H.264标准在分层编码、帧内/帧间预测编码、多帧参考、预测精度等技术方面做了巨大的改进。因此,在TMS320DM642平台上实现H.264基档次编码器的移植与优化显得格外实用和必要。基于对DSP平台的结构特性和H.264的计算复杂度分析,主要从以下3个方面对H.264编码器进行了优化:核心算法、数据传输和存储器/Cache使用。实验结果表明,对于CIF格式的视频序列,最优化后的H.264编码器能够达到每秒高于24帧的编码速度,满足了视频处理对于实时性的要求。     

基于DM642平台的视频会议中H.264/AVC编码器优化

针对视频会议系统应用,基于DM642平台进行了H.264/AVC编码器的优化.优化过程分为三步,首先是编码体系结构的选择及功能裁剪,其次是对运动估计算法进行优化,最后是针对平台的优化.在DM642平台上进行了测试,实现了20 f/s CIF(352×288)格式图像的实时编码.     

基于达芬奇技术的H.264视频编码器的实现

介绍了H．264视频编码标准和达芬奇技术内部的编解码引擎（CodecEngine）框架,描述了如何利用CodecEngine来实现H．264编码器的方法。     

基于Intel指令集的H.264编码器优化

首先简要介绍Intel指令集的主要特点,接着重点阐述利用Intel指令集对自行设计开发的H.264编码器进行优化的方法,主要优化模块包括SAD(Sum of Absolute Difference)、整数变换及反变换、SATD(Sum of Absolute Transformed Difference)、亚像素内插等,实验表明,该方法可以较大程度提高编码器编码速度,当QP=24时,对3种不同类型CIF序列的编码帧率平均提高46.67%.     

H.264网络视频编码优化技术研究

在CDMA1x无线视频传输系统的基础上,使用Intel SSE2技术对H.264编码中的SATD(SAD)计算、亚像素内插、整数变换和量化等复杂耗时模块进行了优化,使编码器的编码速度得到显著提高.     

基于Blackfin DSP的H.264解码显示

在简要介绍BF533 DSP开发平台的基础上,着重描述如何对BF533的PPI,DMA等硬件资源进行配置,以及如何将解码器输出的YUV数据按照ITU-R 656帧格式配置成帧后传送到监视器进行显示,实现H.264解码器输出的视频播放。测试结果表明,视频显示播放可以达到实时要求,完成了一个基于低功耗DSP的实时H.264解码器系统,为移动和无线视频的接收终端的实现打下良好的基础。