采用0.25μm CMOS工艺、适用于LVDS驱动器的高性能多相时钟生成器的设计

提出了一种适用于LVDS驱动器的电荷泵锁相环(PLL)多相时钟生成器的设计方法,特别是在压控环形振荡器(VCO)设计中采用了高温度补偿和高电源抑制比的新技术,使得VCO的固定频率基本不受温度和电源电压变化的影响．采用UMC的0.25μm CMOS工艺模型,在Cadence的环境下用spectreS仿真器模拟,结果表明设计的PLL对于不同的PVT：SSS、TTT、FFF、SFS、FSF(头两个字母表示工艺变化引起的模型参数的变化,第三个字母表示系统工作条件：T为75℃,3.3V;S为125℃,3.0V;F为0℃,3.6V),均能得到符合标准要求的7相时钟信号,其中VCO固定频率所对应的温度系数为32ppm/℃,电源反射比为0.2%/V．     

用于2.5Gbps千兆以太网发接器的时钟倍频器设计

提出了一种电荷泵锁相环电路实现的适用于 2 .5Gbps千兆以太网发接器要求的高速时钟倍频器的设计方法。为了获得高速时钟 ,设计中采用了双环路的 VCO结构 ,并且运用动态 D触发器来实现高速分频器。同时为了使得 PLL性能更加稳定 ,对电路作了进一步改进 :在 VCO的延迟单元中加了温度补偿部分 ,又采用箝位技术消除电荷泵中电荷重新分配引入的影响。运用 UMC0 .18μm,1.8V CMOS工艺模型 ,在 Cadence的环境下用 spectre S仿真器模拟 ;结果表明设计的时钟倍频电路对于不同的 PV T( P表示工艺变化引起的模型参数的变化 ,VT表示系统工作条件温度和电源电压的变化 )均能得到符合满足 2 .5Gbps千兆以太网发接器要求的时钟倍频信号 ,即使在最坏情况下电路也能保持很好的相位跟踪特性 ,输出静态相位误差平均为 50 ps,整个电路的功耗平均为 35m W。     

一种超低功耗RC振荡器设计

基于SMIC 55 nm CMOS工艺,设计并制备了工作在1.2V电源电压下的超低功耗RC振荡器.该振荡器主要包括运算放大器、压控振荡器(VCO)、基准电流源、低温漂电阻和可修调开关电容以及非交叠时钟产生电路.该振荡器用工作在亚阈值区的运算放大器和VCO取代了传统单比较器型RC振荡器中的比较器,显著降低了功耗;用开关电容取代了充放电电容,并且将输出时钟的频率转换成了阻抗,与参考电阻进行比较.利用负反馈环路锁定了输出时钟信号频率,从而得到了稳定的时钟信号.测试结果表明,1.2V电源电压、27℃环境下,该RC振荡器的输出时钟信号频率为32.63 kHz,功耗为65 nW;在-10 ～ 100℃,其温度系数为1.95×10-4/℃;在0.7～1.8 V电源电压内,其电源电压调整率为3.2％/V.芯片面积为0.168 mm2.     

一种低功耗高线性度的环形VCO电路

为了适应目前低电压、低功耗数码产品的需要,时钟信号产生器VCO的设计也越来越重要.该电路采用上华0.6 μm CMOS工艺,利用施密特触发器的低压特性和传输门导通电阻的可调性实现了具有低电源电压Vcc=1.8 V、低功耗Pmax=63.22 μW、线性度高、温度效应好、翻转快等特点的VCO.     

一种带输出缓冲的低温度系数带隙基准电路

基于TSMC 0.18μm标准CMOS标准工艺,提出了一种低温度系数,宽温度范围的带隙基准电压电路,该电路具有高电源抑制比,启动快及宽电源电压工作区域的优点,由于具备输出缓冲,可提供较低的输出阻抗及较高的电流负载能力.电路在-40℃到 110℃的温度变化范围内,基准电压为2.302 0 V±0.001 5 V,温度系数仅为7.25×10-6/℃(-40℃到 110℃时),PSRR为64 dB(11 kHz处),电源电压变化范围为1.6～4.3 V,输出噪声为5.018μV/平方根Hz(1 kHz处).     

MOCVD生长的InGaN合金的性质

对使用 MOCVD方法在蓝宝石衬底上生长的典型 In Ga N样品进行了光致发光 (PL)、霍耳 (Hall)及扫描电镜 (SEM)测量 .结果表明 :适当的生长温度 (75 0℃ )提高了样品中 In的含量和 PL 强度。当 / 族比率大约 5 0 0 0时 ,75 0℃生长的样品背景载流子浓度约为 2 .2 1× 10 1 8cm- 3,In含量约为 11.5 4% .其室温 394nm的带边峰 ,半高宽约为 116 me V,束缚能约为 32 .4m e V,可能与束缚激子发光相关 .该样品禁带宽度随温度变化的温度系数 α (d E/ d T)约为 0 .5 6× 10 - 3e V/ K.较高温度 (80 0℃和 90 0℃ )生长的样品 In含量较低 ,PL 强度较弱 ,且在样     

5 GHz 0.18 μm CMOS工艺正交输出VCO

文章采用全开关状态的延时单元和双延时路径两种电路技术设计了一种高工作频率、低相位噪声的环形振荡器.环路级数采用偶数级来获得两路相位相差90 ℃的正交输出时钟.采用TSMC 0.18 μm CMOS工艺进行流片,电压控制振荡器(VCO)的频率范围为4.9～5.5 GHz,模拟的相位噪声为-119.3 dBc/Hz@5 M,采用1.8 V电源电压,核芯电路的功耗为30 mW, 振荡器核芯面积为60 μm×60 μm.     

一种高精度低温漂带隙基准源设计

基于TSMC40nmCMOS工艺设计了一种高精度带隙基准电路。采用Spectre工具仿真,结果表明,带隙基准输出电压在温度为-40—125℃的范围内具有10×10^-6／℃的温度系数,在电源电压在1．5-5．5V变化时,基准输出电压随电源电压变化仅为0．42mV,变化率为0．23mv／V,采用共源共栅电流镜后,带隙基准在低频下的电源电压抑制比为-72dB。     

一种低温漂BiCMOS带隙基准电压源的设计

文章介绍了一种低温漂的BiCMOS带隙基准电压源.基于特许半导体(Chartered)0.35 μm BiCMOS工艺,采用Brokaw带隙基准电压源结构,通过一级温度补偿技术,设计得到了一种在-40℃到 85℃的温度变化范围内温度系数为15.2×10-6/℃,输出电压为2.5 V±0.002 V的带隙基准电压源电路.±20%的电源电压变化情况下,输出电压变化为2.2 mV,电源电压抑制比为60 dB.5 V电源电压下功耗为1.19 mW.具有良好的电源抑制能力.     

一种高电源抑制比的带隙基准电压源的设计

提出一种采用Bi CMOS工艺的低功耗、高电源抑制比、低温度系数的带隙基准电压源(BGR)设计。该模块基本原理是利用具有正温度系数的热电压VT和具有负温度系数的双极型晶体管VBE叠加产生与温度和电源电压无关的基准电压VREF。该设计中带隙基准电压在25℃时,为1.242 V左右。温度从-40~120℃变化时,带隙基准电压变化10 m V,可以计算出温度系数为60×10-6℃-1。     

高精度带隙基准电压源的实现

提出了一种高精度带隙基准电压源电路 ,通过补偿其输出电压所经过的三极管的基极电流获得精确的镜像电流源 .设计得到了在 - 2 0～ +80℃温度范围内温度系数为 3e - 6 /℃和 - 85 d B的电源电压抑制比的带隙基准电压源电路 .该电路采用台积电 (TSMC) 0 .35 μm、3.3V/ 5 V、5 V电源电压、2层多晶硅 4层金属 (2 P4 M)、CMOS工艺生产制造 ,芯片中基准电压源电路面积大小为 0 .6 5 4 mm× 0 .340 mm,功耗为 5 .2 m W.     

高电源抑制比带隙基准电压源的设计

提出一种采用0.25 μm CMOS工艺的低功耗、高电源抑制比、低温度系数的带隙基准电压源(BGR)设计.设计中,采用了共源共栅电流镜结构,运放的输出作为驱动的同时也作为自身电流源的驱动,并且实现了与绝对温度成正比(PTAT)温度补偿.使用Hspice对其进行仿真,在中芯国际标准0.25 μm CMOS工艺下,当温度变化范围在-25～125℃和电源电压变化范围为4.5～5.5 V时,输出基准电压具有9.3×10-6 V/℃的温度特性,Vref摆动小于0.12 mV,在低频时具有85 dB以上的电源电压抑制比(PSRR),整个电路消耗电源电流仅为20μA.     

具有高电源电压和自启动功能带隙电压基准源设计

设计了一种具有自启动功能、无运放,适用于高电源电压电视液晶显示器驱动芯片的高性能带隙基准电源电路.采用自启动,无运放架构,大大简化了电路的复杂程度,从而减少了芯片的面积.基于TSMCo.6 μmBCD工艺模型,利用Cadence工具仿真验证,仿真结果显示当输出电压为1.25 V,温度从0～85℃变化时,基准电压变化22 mV,温度系数为25.8 ppm/℃.     

低功耗自适应跨导—电容带通滤波器电路实现

采用单层多晶硅 3.3V,0 .35μm CMOS数字工艺 ,实现了用于蓝牙系统的自适应带通滤波器 ,其中心频率为2 MHz,带宽为 1.2 MHz,功耗为 12 m W.并对滤波器 PL L自适应电路中压控振荡器 (VCO)的谐振条件进行了研究 ,分析了 VCO中运放寄生参数对谐振频率的影响 .同时 ,用一种简单的跨导运放结构作为 VCO中的负阻抗 ,解决了VCO振荡幅度限幅问题 .     

低功耗自适应跨导-电容带通滤波器电路实现

采用单层多晶硅3.3V,0 .35μm CMOS数字工艺,实现了用于蓝牙系统的自适应带通滤波器,其中心频率为2 MHz,带宽为1.2 MHz,功耗为12 m W.并对滤波器PL L自适应电路中压控振荡器(VCO)的谐振条件进行了研究,分析了VCO中运放寄生参数对谐振频率的影响.同时,用一种简单的跨导运放结构作为VCO中的负阻抗,解决了VCO振荡幅度限幅问题.     

一种新型温度补偿方式的带隙基准电压源

设计产生正、负温度系数电压的电路,在传统基准电压源电路的基础上引入新型具有负温度系数电压的补偿电路,使基准的温度系数大大降低。设计基于中芯国际SMIC 0.18μm工艺,仿真结果表明:在工作电压5 V及环境温度27℃下,输出电压为1.3 V;在0～145℃温度变化范围内,温度系数为4.46×10-6/℃。采用二级运放结构,在低频时电源电压抑制比(PSRR)为-73.66 d B;完成了版图设计,版图尺寸为81.44μm×129.47μm。     

一种用于时钟产生的低功耗电荷泵锁相环设计

设计了一种用于时钟产生的电荷泵锁相环(CPPLL),其压控振荡器(VCO)采用了新颖的带电流补偿的电流减法器结构。采用Charted2.5V、0.25μmCMOS工艺,整个芯片的面积为300μm×400μm,VCO输出频率范围为55MHz～322MHz。整个电路功耗低,VCO输出频率为240MHz时,功耗为6mW。Hspice仿真结果表明,VCO输出时钟为96MHz时,峰峰值抖动为320ps。     

16×16位带符号/无符号基于RTL级实现的可综合的高速乘法器

提出了一种综合使用改进后的Booth编码算法、Wallace树形结构、先行进位加法器，利用HDL进行RTL级的高速运算的乘法器的设计。它可以方便地应用于不同的工艺库。逻辑设计与工艺设计是互不相关的。设计的代码经过仿真和综合后表明，采用TSMC0．18μm的工艺库在温度为25℃、电源电压为1．8V的情况下，最小延迟(critical path)为3．5ns，在时钟频率为200MHz时，芯片面积为26277．0957μm^2，平均功耗为7．123mW。     

2.5Gbps发接器系统均衡器电路的设计

采用片上可编程均衡技术 ,设计了用于数据率为 2 .5 Gbps发接器系统接收端的均衡器电路。电路采用 0 .1 8μm标准 CMOS工艺和 1 .8V单电源。用 UMC模型 Cadence Spectre S软件进行了仿真 ,电路在 0～1 2 5°C范围内 ,三种工艺角和电源电压变化± 1 0 %的条件下能够正确地工作。在 1 .8V电源、75°C和 tt工艺角条件下 ,电路的总功耗为 40 m W。     

一种LED驱动芯片内置CMOS振荡器的设计

为了适应全彩LED驱动芯片的需要,采用CSMC 0.5μm标准工艺,设计了一种用于LED驱动芯片的新型CMOS环形振荡器.电路使用正负温度特性补偿、延时迟滞以及时钟同步技术.在电源电压为3～6 V、温度范围为-45℃～100℃,以及不同的工艺角下,利用Cadence平台下的Spectre进行验证,结果表明:在一定的电压、温度范围内,振荡器的输出频率为16 MHz,最大变化范围为±5％;在不同工艺角模型下,振荡器输出频率均在LED驱动芯片的解码允许误差范围之内.该振荡器已成功应用于一款LED驱动芯片.