单总线MOS存贮器模块系统设计

本文介绍一台用于DJS-180系列机的单总线MOS主存储器系统。它用进口的16K×1动态MOS电器组成容量为32K×18位,可扩充到128K×18位的主存储器模块系统。图15幅,表3个,参考文献6种。     

基于主存访问相关解决等技术的高带宽主存控制器设计

随着现代处理器和缓存技术的发展,当代计算机系统的性能日益受到主存系统的制约,对主存带宽的需求将越来越大。论文提出主存访问相关解决、主存访问动态调度和地址重映射三项技术,利用主存访问自身的特性(局部性)、同步DRAM自身的物理特性(操作的并行性)和二者之间的关系(地址映射),设计了新型、高带宽主存控制器,有效地提高了主存系统的带宽。     

HDS-8030计算机的主存刷新设计

HDS-8030是和通用机系统有兼容的结构和功能的中型计算机。其主机逻辑电路使用MECL 10K和主存贮器使用动态NMOS是它的重大改变。 本文介绍了HDS-8030计算机的主存刷新设计,其特点是尽可能利用原有计算机的设计思想。实践证明,此设计是简洁而有效的。     

PCM混合主存系统的写感知主存管理算法

相变存储器(phase change memory,PCM)凭借字节可寻址,读取速度快(纳秒级),高存储密度,低能耗等优点,在目前基于DRAM(dynamic random access memory)的主存扩展达到瓶颈的情形下,已经成为最具前途的主存存储介质之一,但是PCM有高写延迟,寿命有限等缺陷,因此出现了DRAM/PCM混合主存架构。提出了一种以减少PCM写和保持命中率为目标的混合主存管理算法——写感知的CLOCK算法(CLOCK with a write-aware strategy,CLOCKW)。已有研究主要基于写临近信息(recency of writes,RW)来预测页面写热度,CLOCKW引入内在写距离(inter-write-distance,IWD)概念,并结合写临近信息来预测页面写热度,从而把写密集页面放置在DRAM。此外,CLOCKW通过记录有限的历史写操作信息,将新置换进的页面放在合适的存储介质,避免不必要的页面迁移。最后,基于CLOCK算法的CLOCKW满足虚拟主存管理的低代价要求。实验显示,CLOCKW在保持命中率前提下,可以有效减少PCM写次数。     

MOS主存储器的设计

本文用FAIRCHILD F16K3DC(16K字×1位/片16腿双列直插式MOS存储器片)设计184计算机的64K字×18位MOS主存储器系统为例,对MOS主存储器与CPU接口、工作方式、动态存储器再生、信息维持、存储板设计以及如何从设计上保证可靠性等问题进行讨论。     

主存管理部件

<正> 7.1 概述 在186系列机中,字长和操作逻辑都是16位长,而总线和中央处理机的寻址逻辑实际上都是18位长,16位字长最多只能寻址32K字,而中央处理机和总线却能访问高达128K字的地址。另一方面,在单总线结构的180机中,除了基本主存的地址空间外,最高4K字     

一个主存数据库管理系统的设计与实现

硬件的发展是为数据库研究开辟了新课题，随着大容量内存的出现，在内存中存放越来越大的数据库已成为可能，使得主存数据库系统和技术成为现实，本文介绍ＧＫＤ－ＭＭＤＢ主存数据库管理系统的系统结构和主要内部数据结构及实现算法。     

基于预分析的实时主存数据库设计

讨论了一种实时主存数据库。考虑到主存数据库特点,通过在事务预分析时确定事务的读写集合,文章给出了一种基于预分析的无冲突并发控制方法。同时,文中给出了基于预分析的数据库具体实现。     

基于SRAM和PRAM混合主存设计

由于DRAM芯片超高的静态功耗,使得利用DRAM构建高性能计算机系统中的大容量主存遇到能耗过大问题,这激发了对新型大容量主存结构的研究。针对上述问题,设计了一种基于SRAM和PRAM的混合主存系统,该系统将SRAM作为PRAM的专用写缓存,并将改进后的LRFU算法应用到SRAM写缓存,从而在对主存系统性能影响不大的前提下,有效降低主存系统的能耗和延长PRAM的可用时间。仿真结果显示,所设计的混合存储结构的能耗-延时积（EDP）为纯DRAM存储结构的40%;此外,与纯PRAM存储结构相比,可使PRAM的写操作次数下降28.5%,与将SRAM作为Cache相比,PRAM写次数下降13%。     

MOS画面存贮器的设计

本文在总结研制X—4彩色显示器的基础上,提出画面存贮器设计的若干要点。     

785FORTRAN

<正> 785 FORTRAN是785计算机的一个向量语言系统。它允许把整个数组(或子数组)作为运算对象,把表达式扩充为数组表达式,把赋值句扩充为数组赋值句。用户使用这些语句成份即可编出得以在785机上高效运行的并行计算程序。 785 FORTRAN处理系统兼备有数组运算识别功能。它能够把古典的FORTRAN程序改造成合有尽可能多的数组运算的785 FORTRAN程序。 785 FORTRAN语言是ANSI FORTRAN 77的扩充。它的数组运算成份和     

主存数据库系统与技术

主存数据库管理系统充分利用当前硬件和先进体系结构所提供的物质条件，如大容量主存，大规模并行计算机体系结构、客户／服务器模型以及网络计算机环境，把所管理的数据全部存于物理内存中以获得非常高的存取速度，这使得ＭＭＤＢ技术和系统可以很好地满足某些在线或实时应用场合的需求．传统数据库中的优化措施是针对磁盘存储特性的，ＭＭＤＢ则采用不同的技术来组织数据和保持数据的可靠性．本文将讨论一些主要的技术以及这些技术在某些已设计或实现的系统中的应用．     

基于TCA785和FPGA的触发器设计

以晶闸管构成的全桥整流电路为对象,分析和建立了两种触发器以实现对晶闸管的触发控制。一种是以TCA785为核心芯片的模拟触发器,另一种是以可编程逻辑阵列(FPGA)为核心芯片的数字触发器。试验表明两种触发器都具有良好的性能,并且由模拟触发向数字触发的方向发展。     

MOS压控振荡器的设计

压控振荡器的作用是根据CP/LPF输出的包含参考信号与反馈信号频率或相位差的直流电压,输出对应频率的振荡信号。压控振荡器主要分为两大类：环形振荡器和LC振荡器。     

实时主存数据库事务的预处理

本文提出了一种支持实时事务的预分析算法和基于该算法的主存数据库内外存替换策略．它首先预分析实时事务以获得事务存取行为的知识，再在事务执行时，进行基于这些信息的存取及内外存数据交换，从而实现主存数据库管理和支持实时事务的定时限制.     

基于主存的优化高维索引树

主存多媒体数据库系统性能深受处理器缓存未命中的影响,缓存感知型主存索引是提高数据检索效率的有效手段.针对SA-Tree不适用于主存存取的缺点,提出它的变体CSA-Tree.CSA-Tree利用PCA降维技术,将树的各层节点采用不同的维度来表示,这样不仅提高缓存空间的利用率,还降低了CPU负载,从而提高了索引查询效率.大量实验证明,CSA-Tree在主存环境中具有良好的高维数据检索性能.     

一台可靠性较高的MOS存储器模块及其检测系统

一、概述本文介绍一台可靠性较高,速度较快,外围控制电路简单的动态MOS存储器模块及其检测系统。为了提高机器效率,主机采用两条流水线并行读写,每条流水线存储容量为24k字30位,(其中6位为海明校验位),分为三     

MOS微型操作系统的设计与实现

本文介绍一个基于Intel 80x86 CPU实模式下的多任务微型操作系统MOS的设计与实现.着重阐述了MOS的层次结构、内存布局、引导程序设计、进程管理、上下文切换、信号量管理、内存管理、文件系统、I/O管理、用户接口以及MOS命令处理程序.MOS可作为嵌入式操作系统,它易于扩充和移植.     

主存关系数据库的一种存储管理机制的设计与实现

因为主存数据库具有实时性的特点，所以在某些场合是其它大型数据库所无法替代的。本文讨论了一种基于关系的主存数据库的最底层的设计与实现。本文采用分页技术，在一大块内存中实现主存数据库的存储管理，并向应用程序提供一组存取函数。应用程序的SQL语句被编译之后，就可以转化为相应的存取函数，从而实现对数据库的访问。