基于多目标遗传算法的Σ-ΔMEMS加速度计优化设计

针对单目标遗传算法设计优化高阶Σ-Δ微机电系统(Σ-ΔMEMS)加速度计时易出现的稳定性问题,提出了基于多目标遗传算法的MEMS加速度计环路滤波器优化设计方法.对三阶非限定性Σ-ΔMEMS加速度计系统,采用多目标遗传算法,将∞—范数和信噪比作为设计目标对其环路滤波器参数进行优化设计.结果表明:相比只针对信噪比进行优化的传统单目标遗传算法,多目标遗传算法在确保高信噪比的同时,提高了系统的相位裕度,使得最大稳定输入信号范围增幅超过1倍,增强了系统对MEMS敏感元件工艺误差的鲁棒性.     

基于MEMS惯性传感器的行人导航轨迹复现研究

针对目前行人导航对精度的需求,提出了基于微机电系统(MEMS)惯性传感器的行人导航系统.系统置于行人脚面,导航算法依据传统捷联惯性导航,采取基于卡尔曼滤波的补偿累积误差算法和零速检测方法,采用三条件判断法,即传感器三轴的总加速度、总加速度方差和总角速度的三条件满足判断方式,解决了行人导航步行过程中累积的误差补偿与校准.分别以圆形路线和矩形路线验证导航算法的适用性和准确性,对比分析实验结果表明:误差结果控制在5%以内,满足导航要求.     

基于MEMS的姿态测量系统

载体的姿态测量是载体进行预计轨迹运动的基础.姿态测量有多种方式,其中采用磁场传感器测量大地磁场确定航向的方法由于结构简单、体积小、重量轻、启动迅速、成本低等特点,自古至今一直得到应用.本课题在此基础上,利用微机电系统(MEMS)技术,设计了由微机电传感器组合而成的微型方位水平仪,该系统由三轴微加速度计和三轴微磁强计组成.利用大地磁场和重力场在地理坐标系和载体坐标系之间的方向余弦转换进行绝对角度解算得到姿态角.该微型姿态测量系统体积小、重量轻、功耗低、启动快、无长期漂移,可进行全姿态动态连续测量,测角精度为±0.5°(俯仰和滚转)、±0.7°(航向).     

基于柔性微电极的高灵敏度MEMS电化学地震检波器

为了进一步降低微机电系统(MEMS)电化学地震检波器敏感电极的加工成本,提升传感器的灵敏度,推动其在地球物理勘探等领域的发展,提出了一种基于柔性微电极结构的新型MEMS电化学地震检波器.与基于硅衬底制作敏感电极相比,敏感电极的制作方法可以通过有效减小电极间距,大幅度提升传感器的灵敏度,大幅降低工艺成本.介绍了柔性微电极的加工工艺流程,并对传感器的性能进行了测试.结果表明:提出的地震检波器较基于硅衬底微电极器件灵敏度提高了一个数量级.     

一种扭转谐振式MEMS电场传感器

提出了一种基于微机电系统(MEMS)的扭转谐振式电场传感器。该微型电场传感器的感应电极与屏蔽电极采用共面叉指结构,首次采用扭转谐振的工作方式,显著提高了微型电场传感器的灵敏度。介绍了传感器的工作原理、结构设计、有限元仿真及实验。实验结果表明:在0～50 kV/m电场范围内,该传感器的线性度为0. 14%,3个往返行程的总不确定度优于0. 43%。在增益电阻为100 MΩ的情况下,传感器灵敏度达到4. 55 mV/(kV/m),相对已有传感器灵敏度提高了1个数量级。     

微机械惯性传感器检测平台的设计与应用

一种用于微机械惯性传感器研制与开发的检测平台,介绍电容式惯性传感器微电容信号的检测原理、该系统的总体结构、各个组成部分的工作原理及自动检测方法。     

基于MEMS技术的复合型智能传感器设计

把微机电系统(MEMS)技术的加速度敏感元件和微处理器有机结合,借助智能算法,设计了一种多功能的复合传感器,可同时测量运动物体的的振动、冲击和倾斜角度。试验表明:该传感器能够足够同时精确地检测运动物体的振动、冲击和倾斜角度信息,用于汽车中时,能够及时检测汽车的动态信息与车体的姿态。     

小量程MEMS电容式压力传感器的研究与发展

介绍了电容式传感器在小量程压力测量领域的优势和目前研制小量程MEMS电容式压力传感器的技术难点。从实现MEMS电容式传感器小量程压力测量的不同方法出发,详细论述了国内外的研究成果、关键技术及应用情况。最后分析总结了小量程MEMS电容式压力传感器的发展方向与挑战。     

基于UKF的MEMS传感器姿态测量系统

针对工业和民用领域对姿态测量的需求,提出了基于MEMS加速度计、陀螺仪和磁强计的姿态测量系统,并采用无先导卡尔曼滤波(Unscented Kalman Filter,UKF)方法处理传感器数据.针对基于加速度计和磁强计的姿态测量方式在动态测量时不准确的问题和单独采用陀螺仪测量角度产生漂移的问题,设计了基于方向旋转矩阵的...     

磁方位修正MEMS矢量水声传感器研制

介绍了一种磁方位补偿微机电系统(MEMS)矢量水声传感器.采用电容原理MEMS技术构造内部振子,并与信号处理电路紧靠方式设计,可减小噪声干扰并抑制信号衰减.利用磁方位修正技术,对MEMS矢量水声传感器判定的方位进行修正,解决了单个矢量水声传感器定向精度不高问题.传感器完成了国家一级计量站标定和磁方位误差修正测试,测试结果验证了定向方法的可行性,矢量水声传感器可实现水下目标探测、定位及导航等任务.     

基于SID算法的MEMS陀螺仪测控系统设计

传统的微机电系统(MEMS)微陀螺仪解调算法抗噪声能力差、硬件资源消耗多,提出了一种同步积分解调算法(SID),用于MEMS陀螺闭环测控电路中,实现了驱动/检测信号解调输出。三阶同步积分器构成解调器。仿真分析表明:SID具有更快的响应时间,更低的噪声水平,硬件资源消耗更少。基于SID算法,建立了MEMS陀螺数字闭环测控系统,驱动闭环中锁相环技术和自动增益控制技术实现陀螺恒幅恒频谐振,检测闭环中高阶带通ΣΔ环路滤波器提高了陀螺带宽和响应性能。仿真结果表明:陀螺驱动振幅为4. 738μm,起振时间为0. 12 s,检测带宽为200 Hz,信噪比达到了113. 2 d B。     

基于Reed-Solomon算法的RAID机制的设计与实现

为了满足海量信息存储可靠性的要求，提出了把Reed Solomon算法应用到RAID系统中的方法，并给出了在Linux环境下系统实现的方案RSRAID。通过对系统性能及可靠性进行测试，并与其他RAID机制进行对比，证明系统具有良好的I/O性能和更高的可靠性。     

基于FPGA的基音检测算法的设计与实现

将FPGA应用在数字信号处理的主流技术DSP中是Ahera推广的重要应用之一．本文依据Altera提出的基于FPGA的DSP解决方案，按照面向系统级和算法级的硬件设计思路，为语音信号处理领域中一项重要技术——“基音周期特征提取”实现DSP—IP核和执行架构的设计，并通过性能评价分析验证算法的DSP实现使整个系统在执行效率上的大幅提高。     

模式匹配算法在FPGA芯片上的设计与实现

随着网络技术的发展,在硬件上增加模式匹配的功能模块,来提高网络数据处理速度的需求越来越普遍。对目前现有的模式匹配算法进行了研究,并结合数字逻辑电路的特点,在现场可编程门阵列（FPGA）芯片上实现了字符串的模式匹配功能。最后,借助电子设计自动化（EDA）工具对设计进行了验证和性能分析,结果表明符合设计需求。     

基于Spark的BIRCH算法并行化的设计与实现

在分布式计算和内存为王的时代,Spark作为基于内存计算的分布式框架技术得到了前所未有的关注与应用。着重研究BIRCH算法在Spark上并行化的设计和实现,经过理论性能分析得到并行化过程中时间消耗较多的Spark转化操作,同时根据并行化BIRCH算法的有向无环图DAG,减少shuffle和磁盘读写频率,以期达到性能优化。最后,将并行化后的BIRCH算法分别与单机的BIRCH算法和MLlib中的K-Means聚类算法做了性能对比实验。实验结果表明,通过Spark对BIRCH算法并行化,其聚类质量没有明显的损失,并且获得了比较理想的运行时间和加速比。     

基于文本内容的数字水印算法的设计与实现

为了有效地保护各种数字化产品的版权,防止产品被篡改,假冒和盗用,提出一种新的数字产品版权保护技术即数字水印.针对目前数字水印技术的研究主要集中在图像、视频和音频等方面的现象,分析了几种常用的文本数字水印技术,并按各自不同的嵌入方法对它们进行归类,设计并实现了一种基于文本内容的文本数字水印算法,利用中英文逗号的替换完成水印的嵌入与提取.测试结果表明了该算法的可行性,并分析了算法的鲁棒性、隐蔽性及水印容量.     

基于BCH纠错算法的编解码器设计与实现

随着NAND Flash存储单元的快速发展,存储密度增加使得器件的出错概率增加,为此提出了一种优化的BCH编解码器结构,编码和解码过程每个时钟周期可以并行处理16位数据,其中译码电路中的伴随式模块、错误位置多项式模块与钱氏(Chien)搜索模块采取三级流水线结构,纠错和检错阶段可以同时进行,有效地提高数据的处理速度和纠错速度。在完成电路的RTL设计后利用VCS工具完成了电路的仿真验证,结果表明在传输8 192 bit数据生成672校检因子情况下实现了48位纠错,工作频率最高支持200 MHz。     

基于频率段的语音识别算法设计与实现

线性预测倒谱参数(LPCC)能很好的体现人的声道特性,而梅尔倒谱参数(MFCC)能很好的模拟人耳的听觉效应。针对MFCC在不同频率段的识别精度不一致和LPCC不能准确模拟人的听觉系统问题,将MFCC参数和IMFCC参数分别作为语音不同频率段的特征参数,结合线性预测参数(LPCC),均衡滤波器的分布,完整覆盖到整个频率段范围。将梅尔倒谱参数和线性预测参数结合起来作为语音识别的特征提取参数。实验结果表明,改进之后的算法从效率上和识别率上都有不同程度的提高。     

Steger算法的FPGA递归逻辑结构设计与实现

提出了一种以Steger算法为基础,基于现场可编程逻辑门阵列(FPGA)的递归流水逻辑结构,采用递归逻辑结构避免大规模高斯模板卷积带来的运算复杂度,同时,逻辑结构不受不同高斯参数选择的影响,增强了实用性,利用FPGA并行性完成多路运算,实现光条纹中心点提取.该逻辑结构更适用于连续图像数据的实时处理.     

基于FPGA的实时视频缩放算法设计实现

通过权衡几种线性插值算法的显示效果和硬件可实现性,选择用双线性插值算法实现视频缩放,并在FPGA平台上以RAM_FIFO架构作为该算法硬件实现的核心思想,设计主要包括数据缓存模块、系数产生模块以及整体控制模块。结果表明,该设计能够实现任意比例缩放,系统频率高,实时性好,缩放后显示清晰稳定,能够满足实际工程的应用要求。