用于MEMS红外传感器的集成低噪声CMOS接口电路设计

实现了一种应用于采集MEMS红外传感器微弱信号的低噪声CMOS接口电路.该电路应用了斩波技术(CHS),对斩波技术中抑制低频噪声的效率分析表明其可以有效降低低频噪声.利用苏州和舰科技(HJTC)的商用0.18 μm CMOS工艺流程制作的试样芯片.测试结果证实了此电路的工作原理.整个斩波放大系统的增益为84.9 dB,带宽160 Hz,等效输入噪声87 nV/rtHz.     

一种高精度高电源抑制的CMOS带隙基准

本文介绍了一种高精度高电源抑制的CMOS带隙电压基准,电源电压3V.该电路的实现是基于0.6um 5V的CMOS工艺.为了达到较高的精度和电源抑制比,电路中采用了一个PMOS电流源做调整管,以保证基准核的电流恒定.仿真结果表明,该基准电路在低频下的电源抑制比可达到-88dB,温度变化范围从-40℃至120℃.时,温度系数只有3.5ppm,输出电压误差为0.65mV.     

0.6m CMOS集成传感器电路兼容的 RS232串行通信发送接口芯片研究

采用5 V 0.6 μm标准CMOS工艺设计制造了具有RS232串行通信发送接口的传感器接口芯片.该芯片包含电荷泵和发送电路两个功能模块.其中电荷泵对5 V电源进行正/负倍压得到 7.6 V和-6.1 V的正负电平,并作为发送电路的电源,实现CMOS/TTL电平到EIA/TIA RS-232C电平的转换.3 KΩ和1 000 pF负载情况下,在230.4 kbit/s数据速率范围内,实现了TTL/CMOS电平到RS232电平转换的发送功能.将传感器的输出模拟信号经A/D变换后,即可经所设计的发送接口芯片实现传感信号的串行发送.为进一步实现基于标准CMOS工艺的传感器与信号处理电路和串行通信接口功能的兼容集成打下了基础.     

基于TIA/EIA-899标准的TYPE-Ⅰ型M-LVDS接收器设计

提出了一种基于TIA/EIA-899标准的TYPE-Ⅰ型M-LVDS接收芯片的实现方案,设计了一种新颖的共模搬移电路在实现超越电源电压轨的共模输入范围的同时简化了后级电路设计,节约了面积和功耗,电路中预放大器将输入信号放大一定倍数,迟滞比较器为系统引入迟滞效果.芯片采用GSMC0.18 μm 1P6M CMOS工艺流片验证.测试结果表明,该芯片共模输入范围为-1.4V～3.8V,信号传输速率大于250 Mbps,具有典型值为28 mV的迟滞效果.     

一种低电压亚阈值CMOS基准电路的设计

利用负反馈技术设计了一款基于CMOS亚阈值MOS器件的低压高性能CMOS基准源电路。基于SMIC 0.18μm标准CMOS工艺,Cadence Spectre仿真结果表明：所设计的基准电路能在0.8V电压下稳定工作,输出380.4mV的基准电压;在1kHz频率范围内,电源噪声抑制比为-56.5dB;在5℃到140℃范围内,温度系数6.25ppm/℃。     

CMOS有源像素传感器列级低功耗自清零ADC的设计

设计了一个可以集成在CMOS有源像素传感器列信号处理电路中的5位逐次逼近型模数转换器.在系统的内部实现了相关双次采样电路,有效地抑制了固定噪声.前端采样器与ADC并行工作,避免了并行延时,显著地提高了信号转换速度,采样率达到了4 MS/s.连续采集数据时可以根据输入信号的大小自动决定工作与否,大大地降低了系统功耗.工作时模拟部分的功耗小于300 μW.采用0.35μm CMOS工艺设计,系统的整体大小仅为25μm×1 mm.     

一种高精度的带隙基准电压源及电流源

设计了一种采用0．25μm CMOS工艺的高精度带隙基准电压源，该电路结构新颖，性能优异，其温度系数可达5ppm／℃，电源抑制比可达到62dB。在此基础上设计了一种基准电流源，其温度系数可达6ppm／℃，输出电流变化率仅为0．03％／V。     

一种新颖的低电压CMOS带隙基准源设计

设计一种新颖的低电压CMOS带隙基准电压源电路.电路采用了适合低电源电压工作的nMOS输入对管折叠共源共栅运算放大器,并提出一种新颖的启动电路.基于SMICO.35μm标准CMOS工艺,Cadence Spectre仿真结果表明:在低于1-V的电源电压下,所设计的电路能稳定工作,输出稳定的基准电压为622mV,最低电源电压为760mV.不高于100KHz的频率范围内,电源噪声抑制比为-75dB.在-20℃到100℃范围内,温度系数20ppm/℃.     

一种二阶温度补偿的CMOS带隙基准电路

提出了一种可用于标准CMOS工艺下且具有二阶温度补偿电路的带隙基准源。所采用的PTAT2电流电路是利用了饱和区MOSFET的电流特性产生的,具有完全可以与标准CMOS工艺兼容的优点。针对在该工艺和电源电压下传统的启动电路难以启动的问题,引入了一个电阻,使其可以正常启动。基准核心电路中的共源共栅结构和串联BJT管有效地提高了电源抑制比,降低了温度系数。基于TSMC 0.35μm CMOS工艺运用HSPICE软件进行了仿真验证。仿真结果表明,在3.3V供电电压下,输出基准电压为1.2254V,温度系数为2.91×10-6V/℃,低频的电源抑制比高达96dB,启动时间为7μs。     

一种用于陀螺闭环驱动的CMOS可变增益放大器

采用0.5 μm CMOS工艺设计了一种单极可变增益放大器.该可变增益放大器以Gilbert单元为原型,并通过设计指数电压产生电路来实现增益与控制电压在dB域呈线性关系.控制电压范围较宽,从1.5～3.5 V变化时,实现了-2～35 dB的增益变化范围,最大增益时的3 dB带宽是19.045 MHz.电源工作电压为5V,电路功耗为1.7mW.     

基于噪声消除技术的超宽带CMOS低噪声放大器设计

为满足3.5 GHz单载波超宽带无线接收机的射频需求,设计了一种工作在3～4 GHz的超宽带低噪声放大器。电路采用差分输入的CMOS共栅级结构,利用MOS管跨导实现宽带输入匹配,利用电容交叉耦合结构和噪声消除技术降低噪声系数,同时提高电压增益。分析了该电路的设计原理和噪声系数,并在基于SMIC 0.18μm CMOS射频工艺进行了设计仿真。仿真结果表明:在3～4GHz频段内,S11和S22均小于-10 dB,S21大于14dB,带内起伏小于0.5dB,噪声系数小于3dB;1.8V电源电压下,静态功耗7.8mW。满足超宽带无线接收机技术指标。     

3GHz～5GHz CMOS超宽带低噪声放大器设计

提出了一个低噪声、高线性的超宽带低噪声放大器(UWB LNA).电路由窄带PCSNIM LNA拓扑结构和并联低Q负载结构组成,采用TSMC 0.18 μm RFCMOS工艺,并在其输入输出端引入了高阶带通滤波器.仿真结果表明,在1.8V直流电压下LNA的功耗约为10.6 mW.在3 GHz～5 GHz 的超宽带频段内,...     

采用噪声抵消技术的高增益CMOS宽带LNA设计

设计了一种面向多频段应用的CMOS宽带低噪声放大器。采用噪声抵消技术以及局部负反馈结构,引入栅极电感补偿高频的增益损失,电路具有高增益、低噪声的特点,并且具有平坦的通带增益。设计采用UMC 0.18μm工艺,后仿真显示:在1.8 V供电电压下,LNA的直流功耗约为9.45 mW,电路的最大增益约为23 dB,3 dB频带范围为0.1 GHz¹.35 GHz,3 dB带宽内的噪声约为1.7 dB1.35 GHz,3 dB带宽内的噪声约为1.7 dB⁵ dB;在1 V供电电压下,电路依然能够保持较高的性能。     

一种超宽带低噪声放大器

提出一个共源共栅结构的超宽带低噪声放大器。该电路基于台积电0.18μmCMOS工艺,工作在3GHz～5GHz频率下,用来实现超宽带无线电。仿真结果表明,该低噪声放大器有最大13.6dB的增益。整个频段噪声系数小于1.9dB。输入和输出反射损耗都小于-11dB。一阶压缩点在-15dBm左右。功耗为18.7mW。     

A low-noise fully-differential CMOS preamplifier for neural recording applications

A fully-differential bandpass CMOS preamplifier for extracellular neural recording is presented in this paper.The capacitive-coupled and capacitive-feedback topology is adopted.We describe the main noise sources of the proposed preamplifier and discuss the methods for achieving the lowest input-referred noise.The preamplifier has a midband gain of 43 dB and a DC gain of 0.The-3 dB upper cut-off frequency of the preamplifier is 6.8 kHz.The lower cut-off frequency can be adjusted for amplifying the field or action potentials located in different bands.It has an input-referred noise of 3.36 μVrms integrated from 1 Hz to 6.8 kHz for recording the local field potentials(LFPs)and the mixed neural spikes with a power dissipation of 24.75 μW from 3.3 V supply.When the passband is configured as 100 Hz-6.8 kHz for only recording spikes,the noise is measured to be 3.01 μVrms.The 0.115 mm2 prototype chip is designed and fabricated in 0.35-μm N-well CMOS(complementary metal oxide semiconductor)2P4M process.     

集成于无源UHF RFID标签的高分辨率CMOS温度传感器

提出一种高分辨率的集成于无源UHF RFID标签的CMOS温度传感器结构。采用时域数字量化的方式,用与绝对温度成正比PTAT(Proportional to Absolute Temperature)电流源和标签内部振荡器构成的PTAT振荡器产生脉冲宽度与温度相关的脉冲信号,作为计数器的时钟信号,在温度-50℃～50℃范围内,脉冲周期从1.841μs～0.426μs;用数字电路对阅读器发送的帧头命令进行处理得到一个宽度为200μs的宽脉冲信号,作为计数器的使能信号,该脉冲的宽度完全不受温度影响;通过采样计数,得到包含温度信息的数字信号。本设计采用0.18μm UMC CMOS工艺,电源电压为1.8 V,直流功耗为789 nW,温度传感器后仿的有效分辨率达到0.332 LSB/℃。     

带CDS的CMOS APS图像传感器的研究

为了减小CMOS图像传感器的低频噪声(如KTC噪声和1/f噪声)和固定图形噪声,采用了相关双采样技术.用标准的1.5 μm P阱双层多晶硅双层金属的CMOS数字电路工艺,研制出512像素带相关双采样的CMOS有源像素图像传感器线阵.实验结果为灵敏度11 V/Lx.s均方根噪声为0.2 mV;动态范围为80 dB,直流功耗为10 mW.     

适用于像素CZT辐射探测器ROIC的高精度S/H电路

为了提高像素CZT辐射探测器读出电路的精度,用Cadence 的Spectre工具基于GSMC0.18 μm工艺模型模拟仿真,设计了一种适用于像素CZT辐射探测器读出电路的高精度双相采样保持电路.首先,用两个电流脉冲信号源建立了前置放大器的输出信号模型,它包括高频噪声和幅度为0.28 mV有用信号.然后,设计了一个用于高精度采样保持电路的高性能运算放大器.经过模拟仿真得到其共模输入范围为0.6～1.4 V,直流增益为74～80 dB,相位裕度大于60°.最后完成了高精度双相采样保持电路的设计,仿真结果显示它能很好的跟随输入信号的形状并且能在信号幅度达到相对误差为0.35%的采样保持精度.     

PWM型VLSI神经网络在故障诊断中的应用

An improved pulse width modulation (PWM) neural network VLSI circuit for fault diagnosis is presented, which differs from the software-based fault diagnosis approach and exploits the merits of neural network VLSI circuit. A simple synapse multiplier is introduced, which has high precision, large linear range and less switching noise effects. A voltage-mode sigmoid circuit with adjustable gain is introduced for realization of different neuron activation functions. A voltage-pulse conversion circuit required for PWM is also introduced, which has high conversion precision and linearity. These 3 circuits are used to design a PWM VLSI neural network circuit to solve noise fault diagnosis for a main bearing. It can classify the fault samples directly. After signal processing, feature extraction and neural network computation for the analog noise signals including fault information, each output capacitor voltage value of VLSI circuit can be obtained, which represents Euclid distance between the corresponding fault signal template and the diagnosing signal, The real-time online recognition of noise fault signal can also be realized.     

一种Sigma-Delta调制器的电路实现

由于过采样sigma-delta调制器结构简单,并对电路的非理想因素要求不高,它被广泛应用在信号处理中。这里提出了16-bit,1.2-Ms/s调制器的具体实现电路。在Chartered 0.35?m CMOS工艺库下通过了仿真和验证,这个调制器的SNR可以达到93dB,在3.3V电源下功耗为200mW。