一种高效视频编码器的设计

提出了一个基于MPEG-4的快速高效存储的DCT视频编码器的设计原理,用它把一个H.261视频数据流转换为一个低比特率、低空间分辨率的MPEG-4流,并进行无线视频处理.和现有编码器相比,它不仅能够大大节省实际需要的存储空间,计算复杂度也降低了许多,实验结果表明,编码器得到的视频质量与像素领域方法得到的视频质量相当.     

一种MPEG4标准的快速及高效视频编码器

提出了一个基于MPEG4的快速高效存储的DCT视频编码器，用他把一个H．261视频数据流转换为一个低比特率、低空间分辨率的MPEG4流，并进行无线视频处理。和现有编码器相比，他不仅能够大大地节省实际需要存储空间，计算复杂度也降低了许多，实验结果表明设计的编码器得到的视频质量与象素领域方法得到的视频质量相当。     

基于ADSP-BF561的H.264编码器设计

依据 H.264 视频编码标准,在DSP上完成视频编码器的设计工作,以实现高质量视频流的实时传输.编码器硬件平台选用 AD 公司的BF561开发板,图像采集采用OV7660,利用DMA技术以达到更高效的视频采集和数据格式转换.测试结果表明,在DSP上实现实时的H.264编码方案,并且满足高质量、低带宽传输的系统要求是完全可行的.     

基于DM642的AVS-M视频编码器的设计与优化

设计了一种基于DM642实现的4路AVS-M实时视频编码器,给出了系统的软硬件设计和优化方法;提出了编码器关键模块的优化策略。经优化后能实现4路AVS—M视频的实时编码,具有功能强、可靠性高、体积小、功耗低和易于升级等特点。     

并行AVS实时编解码器设计与实现

介绍了一种并行AVS实时编码器的设计,它包括音视频数据输入、音视频编码、传输流系统复用器、输出和控制部分,其中重点介绍了视频编码器和传输流系统复用器的设计和实现.实验结果证明,实现标清AVS实时编码器是可行的.     

Intersil推出车用360度环景影像草芯片多通道视频解码器

Intersil公司宣印推出面向车用360度环景影像应用,且包含一个内置模拟视频编码器的四通道模拟视频解码器——TW9966。基于Intersil多通道视频监控技术,TW9966提供集成于一个芯片的四个模拟视频解码器和一个模拟视频编码器,以取代五个分立元件,帮助简化设计和节省电路板空间。     

基于DSP的视频编码器设计与实现

用数字信号处理(DSP)实现视频图像的压缩编码应用灵活、扩展性好,可以克服专用芯片视频编码器和现场可编程门阵列(FPGA)视频编码器的一些局限性,有广泛的应用前景。论述了基于DSP64XX的视频编码器硬件平台,着重分析了编码器外部存储器高速数字信号的信号完整性问题,对数据线、地址线的信号传输波形进行了仿真、分析,并详细阐述了DSP视频编码器软件框架结构和软件优化策略。该编码器已在工程中广泛使用,性能稳定可靠。     

DSP上视频编码器的计算效率优化技术研究

文章以Philips的PNX1500平台优化移植H.264为例,阐述了DSP平台上优化移植视频编码算法的通用设计原则和若干有效设计方法.通过结合目标处理器特定体系结构的算法优化,并行指令优化和存贮结构优化来提高视频编码器的运算效率.实验结果表明,笔者优化得到的H.264视频编码器可以按照不低于18FPS的速度近似实时地编码D1格式的视频.该技术目前已应用于实际视频通信产品中.     

运动图像实时传输系统的设计与实现

本文完成了运动图像实时传输系统的设计，并对其核心部分视频编码器和视频解码器进行了详细的分析和设计．实现了运动图像的实时窄带传输。     

基于小波变换的H.261的视频图像编解码器的实现

文章在分析H．261视频编码器和小波变换理论的基础上，设计一种改进的视频编码器，在帧间编码模式中，采用基于小波变换的运动估计。实验结果表明这种编码器较传统的H．261性能有较大的改善。     

基于OFDM技术的软比特解码系统

提出了基于OFDM基带系统的软比特译码方法,该方法以Viterbi软比特译码为中心,改善传统OFDM基带系统接收端的解映射、解交织、解删余模块,使得各个模块兼容软比特判决。软判决采用3比特的量化作为数据处理单位,提高Viterbi译码的性能。该方法从解映射模块入手,将接收到的数据信号解映射为3比特量化数据,送入改进后兼容3比特量化数据的解交织模块和解删余模块。实验结果表明,对比硬比特解码,所提出的软比特解码系统在性能上有很大的提升。     

一种单通道VBR码率控制算法

本文提出了一种低计算复杂度的VBR码率控制算法,它不需要对视频序列进行预先分析或多次编码.该算法的主要思想是根据压缩码流统计信息,建立码率－失真模型,计算目标比特开销,然后通过一个反馈机制在帧层调节量化因子,使得目标比特预算满足缓冲区约束条件,并尽可能地维持量化因子的稳定.仿真结果表明,本文提出的方法不仅能够保证总体比特预算和缓冲区约束,获得相对稳定的视频质量,特别是对场景切换也有很强的适应性,而且实现简单,运算复杂度低,可应用于实时视频编码.     

基于码率预分配的JPEG2000自适应率控制算法

该文提出一种基于码率预分配和反馈控制的自适应率控制算法。算法引入了预测模板,对图像小波变换和量化后EBCOT编码码块的有效比特平面进行独立的熵估计,并以码块估计熵总和指导码率预分配,同时T2编码器由预分配编码比特率自适应地反馈控制编码深度、完成优化截取。实验结果表明,该算法码率分配精确,并有效地减少了编码器计算量和存储量,提高了编码效率,算法复杂度低,易于硬件实现。     

基于数字微反射镜与光源复合编码的高帧频显示方法

作为常用显示器件,数字微镜器件(DMD)使用传统的脉冲宽度调制(PWM)显示方法受最小脉冲宽度限制,无法满足高帧频显示的需求。文章提出基于光源与DMD复合编码的高帧频显示技术,利用光源调制解决脉冲宽度调制导致的位平面显示时间随位平面等级指数增长的问题。通过构建包含驱动模块、光源和DMD的显示系统,采用低4位光源脉冲宽度调制与高4位DMD显示时间宽度调制相结合的方法,将8位灰度图像的显示帧频提高至2 461 Hz。     

单频网适配器的设计与实现

介绍了一个单频网适配器的设计方案,该方案由基于FPGA实现的核心功能模块和基于ARM嵌入式CPU实现的控制模块组成。核心功能模块不仅实现了M IP计算和M IP插入功能,还实现了RS编解码、NIT更新、传输流速率适配和PCR调整等功能。     

单频网适配器的设计与实现

介绍了一个单频网适配器的设计方案，该方案由基于FPGA实现的核心功能模块和基于ARM嵌入式CPU实现的控制模块组成。核心功能模块不仅实现了MIP计算和MIP插入功能，还实现了RS编解码、NIT更新、传输流速率适配和PCR调整等功能。     

Fully integrated transceiver module with a temperature compensation for high bit rate contactless smart card

Contactless smart card has been applied in various applications, including electronic transaction and personal identification. These applications particularly require a big data transfer, as compared to other applications. Hence, it is very important that the card supports a high-speed data transfer rate. In this paper, we propose a design of a fully integrated transceiver module for contactless smart card that supports a high bit rate data communication, up to 848 kbps. Furthermore, to increase the stability and security of the card, the module is also designed to compensate the applied temperature variation, ranging from −25 to 125 °C.     

移动视频监控系统中的关键技术研究

针对移动设备有限的运算存储能力以及目前无线信道窄带高误码等问题,设计并实现了在移动环境下的实时视频监控系统。该系统融合了改进的高级Foveation滤波技术、自适应帧率调节、鲁棒的视频编码等技术。通过采用这些技术,以使有限的编码比特流合理分配,从而极大地提高监控系统的图像质量。同时,为了防止视频监控数据遭到恶意的攻击和篡改,系统集成了水印安全认证模块,保证了监控系统的安全性。     

DRA多声道数字音频编码算法的改进

采用2遍扫描和金字塔编码技术对DRA(Digital Rise Audio)多声道数字音频编码算法进行了改进,新算法会依据网络的状况自适应调整传输码率,用可变的DRA码流适应可变的网络条件.当网络条件较好时,用户可欣赏高质量DRA音乐;当网络条件变差时,传输的DRA码流减少,但用户仍可以欣赏流畅的DRA音乐.用比特流容器配置的DRA格式音乐码流在移动智能终端上的播放测试结果表明,在网络状况较差的情况下DRA格式的音乐也能流畅播放.     

基于RISC技术的实现单字节乘法的MCU设计

基于RISC技术实现单字节乘法的微控制器设计主要包括：RISC指令集的选取、取指单元、译码单元、执行单元的设计.该微控制器包含8个模块：8位指令存储器、12位程序计数器、12位地址选择器、可进行16位加法的算术运算器、16位累加器、16选8的数据选择器、8位数据控制器以及状态机.为了进行测试,又增加了3个外围模块：RAM,ROM和addr_decode.设计使用可综合的Verilog 语言描述,Modelsim 5.7 PE软件仿真.