用FPGA实现快速傅立叶变换

介绍了一种基于FPGA的FFT算法的实现方法。用VHDL语言完成系统设计描述，经过编译、综合和下载，给出了仿真测试的结果。在FPGA芯片上运行的兀叩算法具有速度快和抗干扰能力强的硬件实现的优点；用VHDL语言实现的基于FPGA的FFT算法具有很好的可移植性，可以重复使用，从而大大提高了设计效率。     

FFT算法的FPGA实现

在信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足信号处理的实时性要求。针对这个问题,本文研究了基于FPGA芯片的FFT算法,把FFT算法对实时性的要求和FPGA芯片设计的灵活性结合起来,采用Alter公司的CycloneⅡ系列FPGA芯片EP2C35F672C8,用VHDL语言编程,最后分别使用Quartus Ⅱ和Matlab软件开发工具验证实现。     

基于FPGA高精度浮点运算器的FFT设计与仿真

基于IEEE浮点表示格式及FFT算法,提出一种基2FFT的FPGA方法,完成了基于FPGA高精度浮点运算器的FFT的设计。利用VHDL语言描述了蝶形运算过程及地址产生单元,其仿真波形基本能正确的表示输出结果     

基于FPGA的FFT处理器设计

针对快速傅里叶变换（FFT）算法的结构和特点,提出了一种基于现场可编程门阵列（FPGA）设计FFT运算的方案。该方案采用基2算法以及单元结构的设计思路,对FFT处理器合理模块化,用VHDL语言对各个模块编程,并在Quartusll软件环境下综合仿真,时序分析结果与Matlab计算结果相一致验证了设计的正确性。FFT与FPGA相结合提高了运算速度,扩大了FFT的应用领域。     

基于FPGA的专用信号处理器设计和实现

本文介绍基于FPGA，用VHDL语言编程实现矢量脱靶量测量专用信号处理器的方法。有效利用FPGA片内硬件资源，无需外国电路，高度集成，实现了对复数数据进行去直流，加窗，512点FFT和求模平方运算。     

基于FPGA的大时宽带宽积频域脉压设计

主要介绍基于Altera公司FPGA器件的高速实时FFT运算单元实现及频率域脉冲压缩处理的设计方法。在分析基8、按频率抽取FFT算法的基础上,采用多级同步流水线结构,利用现场可编程门阵列(FPGA)完成最大4 096点块浮点FFT。整个设计划分成多个功能模块,采用VHDL描述语言,并在Stratix器件上实现。结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的。     

FPGA与DSP在二维FFT变换应用中的对比研究

二维FFT变换是实时图像处理中最常用的算法,对它的计算机实现有很多研究。在此采用VHDL语言在FP-GA上实现了二维FFT算法,同时采用C语言在DSP上实现了相同的算法。通过实验结果对比分析,对两种平台做比较,从而了解实时图像处理在2种不同平台上的效率。实验结果分析表明,FPGA在执行时间、功耗和资源消耗方面优于传统的DSP,但DSP的开发周期和开发难度远远小于FPGA。     

DCT域数字水印算法的FPGA实现

提出一种基于DCT域的数字水印算法,并用FPGA硬件实现其中关键部分DCT变换。采用VHDL语言有效设计和实现DCT变换,分析与仿真结果表明:与软件实现相比,用FPGA实现水印算法具有高速实时处理的优点。因此,该设计是一种很有吸引力的硬件实现解决方案。     

一种FFT蝶形处理器中的乘法器实现

讨论了一种FFT结构中乘法器实现。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法,简化了部分积符号扩展,使用改进的Wallace树型和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计,并综合到FPGA中。     

DCT域数字水印算法的FPGA实现

提出一种基于DCT域的数字水印算法.并用FPGA硬件实现其中关键部分DCT变换.采用VHDL语言有效设计和实现DCT变换.分析与仿真结果表明:与软件实现相比.用FPGA实现水印算法具有高速实时处理的优点.因此.该设计是一种很有吸引力的硬件实现解决方案.     

模糊自整定PID控制器的FPGA实现

提出了一种基于VHDL描述、FPGA实现的模糊自整定PID设计。首先对模糊增量式数字PID的算法进行了介绍和数学推导,然后使用自顶向下的设计方法完成了控制器的VHDL分层设计,最后,在一个具体的FPGA芯片上实现了该控制器。由于采用了离线计算、在线查表的模糊自整定参数技术和增量式PID算法,本设计既降低了FPGA的资源耗费,又改善了传统PID控制器的控制性能。     

基于单片机和FPGA的网络数据加密实现

介绍了基于单片机、FPGA的网络数据加密实现。整个系统由单片机,FPGA和E1通信接口组成。流密码加密算法采用A5／1和W7算法。采用VHDL硬件语言实现FPGA功能。该硬件加密系统具有较好的安全性。     

二维级联流水结构大点数FFT运算器实现研究

大点数快速傅里叶变换(FFT)运算在雷达、通信信号侦察中有广泛应用,其基于现场可编程门阵列(FPGA)的实现方法有重要的研究价值。推导出点数为N的大点数FFT运算分解为2级小点数FFT运算级联的运算公式,在此基础上给出其实现步骤,从流水线结构设计、基本运算单元以及地址生成等方面详细介绍一维列(行)变换的工程实现方法,并给出列、行变换之间所乘旋转因子的压缩算法。工程实际应用表明,该大点数FFT运算器具有变换速度快、调试方便及可在单片FPGA实现的优点。     

语音增强算法的FPGA实现

介绍了语音增强谱减算法的原理,设计并实现了基于FreeDev公司Altera CycloneⅡ开发板的FPGA语音增强谱减算法片上实时系统。系统使用Altera提供的SOPC Builder及IP核进行硬件系统设计,在NiosⅡIDE开发环境下编写软件工程。实验结果表明,采用FPGA实现语音增强算法系统是有效的。     

基于FPGA的会议系统通信协议设计和实现

结合工程应用需要，介绍了基于FPGA的国际会议系统通信协议设计，使用VHDL语言编程，并在Xilinx公司的Spartan-3系列FPGA上实现。在接收端使用Xilinx的DCM倍频本地时钟来同步接收信号，简化了传输线路。通过对地址查询的特殊处理可保证单机能动态加入网络，提高了系统的灵活性。设计采用低成本的FPGA实现，具有成本低、性能高、灵活性强、速度快等特点。通过工程应用证明了设计是正确可行的。     

一种高速实时定点FFT处理器的设计

本文讨论了采用FPGA和ASIC硬件实现高速实时FFT处理器的设计方案，作者在这种高速FFT设计时选择的特点基于Radix4DIT算法、采用乒乓RAM的设计思路以及级与级间采用流水结构，另外由于FFT基4运算的复杂性，所以在设计基4运算单元、数据通道中串并转换、运算数据的立齐、颠倒位序、双地址发生等方面也有一些特点。整体上考虑是；尽可能地能够进行高速的FFT运算，本文针对1024点、16bits位长、定点数、复数点进行运算；考虑到芯片外围接口的问题，希望外围能够尽量方便用户使用，所以在外围数据、状态和控制线上比较精简，从而把复杂的控制部分转移到芯片内部实现。