星载统一测控载波跟踪环相位噪声分析

为了保证测速和测距精度,有效手段之一是在星载统一测控应答机上采用嵌套环路结构的载波跟踪环完成相干载波提取。由于利用了相干本振补偿多普勒频移,必须考虑输入相位噪声对本振相位噪声的影响。为了准确预测环路输出相位噪声性能,对环路中各部件贡献的相位噪声进行了分析。针对不同噪声源,运用信号流图的分析方法建立了对应的环路相位噪声模型,通过仿真计算得到了不同输入信号功率条件下的环路输出相位噪声功率谱,与实际电路的测试结果对比,证明了该环路相位噪声模型的准确性。应用该模型能提高环路设计的准确性和效率。     

高抗振X波段低相噪频率合成器

介绍了一个X波段频率合成器的设计,该频率合成器通过采用混频锁相环的方式实现,本振锁相环输出8 GHz的信号,作为混频器的本振信号,混频环最终输出信号为8.5~9.0 GHz,输出静态相位噪声为-93 dBc/Hz@1 kHz offset。此外,还研制了一种小型化的隔振器来降低振动对晶振的影响,对环路也采取了相应的减振措施,提高了该合成器在振动下的相位噪声,振动环境下相位噪声为-90 dBc/Hz@1 kHz offset。     

一种小型化多协议超高频RFID读写器模块

设计了一种兼容国际标准ISO/IEC 18000-6C 和中国标准GB/T 29768-2013 的超高频射频识别读写器模块。基于定向耦合器的双调谐射频收发电路以紧凑的结构实现了较高的隔离度,降低了对接收前端电路的线性度要求。利用定向耦合器的耦合信号作为解调本振,以提高其与射频自干扰的相关性,降低下变频后的基带残留相位噪声。设计的读写器模块工作在920~925 MHz 频段,饱和输出功率为29.6 dBm,对6C和国标标签的盘存距离均超过15 m。读写器模块的小型化通过采用小尺寸的收发隔离电路和电路板的三维堆叠封装得以实现,其体积仅为70 mm*60 mm*15 mm。     

一种抑制相位噪声的多通道变时延下变频全双工收发方法

相位噪声会限制全双工(FD)收发机的自干扰抑制能力,恶化有用信号解调性能,即使全双工收发机采用发射机、接收机共用本振的结构,也无法消除相位噪声的限制作用。为了降低多径自干扰(SI)分量中相位噪声的影响,该文提出一种多通道变时延下变频全双工收发方法,具体包括可以补偿相位噪声的全双工收发机设计和能够抑制残余相位噪声的自干扰抑制算法。多通道变时延下变频全双工收发机采用多条通道接收同一天线的信号,各接收本振信号为经过不同延时调整的发射本振信号,可以在下变频时补偿多径自干扰中的相位噪声。自干扰抑制算法利用不同接收信号估计相位噪声参数,进一步降低残余相位噪声的影响。此外,该文推导了这种全双工收发方法的自干扰抑制能力,并给出了其随发射功率、接收通道数量的变化关系。分析与仿真结果表明,当接收通道数量高于自干扰信道强径数量时,多通道变时延下变频全双工接收方法不受相位噪声影响。     

200MHz甚高频低相位噪声时钟信号发生电路的设计与实现

高频、低相噪的时钟信号在电子系统中处于“心脏”的地位,而现代电子技术的发展对时钟信号的工作频率和相位噪声提出了更高的要求。对比研究了两种低噪声倍频方法(直接倍频以及混频方式)的噪声特性,建立了相位噪声模型,提出了 相位噪声的抑制方法,并分别设计电路进行对比验证。实验结果表明,两种电路的相位噪声指标均接近理论值,其中通过降低混频参考与本振的相关性,混频方式可改善输出的相位噪声,与理论分析一致。     

集成锁相环芯片Si4133的应用及调试

利用集成锁相环芯片Si4133设计了434 MHz的超外差发射/接收机本振.介绍芯片外围调整振荡回路总电感来设置中心频率和输出匹配的方法;利用芯片的I2C总线接口对N、R两个分频寄存器进行编程,讨论影响锁相环输出相位噪声的三个主要因素及控制方法.利用DLPortIO软件对电路进行了调试,给出了实际电路的输出信号频谱测试结果.     

一种超宽带频率综合器电路的设计与实现

基于超宽带射频（RF）收发电路的应用,设计了一种正交输出的超宽带、全集成并且可重构的频率综合器,可适用于25 MHz～12 GHz工作频段的射频接收、发射电路中射频信号的上变频和下变频处理。采用电荷泵频率综合器作为整体实现架构,使用双核压控振荡器（VCO）覆盖频率范围,利用多级级联本振信号生成技术产生本振信号,实现了适用于多频段一体化通信、雷达无线电跳频、软件定义无线电的频率综合器。采用CMOS工艺进行了设计仿真和流片,芯片尺寸为0.658 mm×1.2 mm。测试结果表明,12 GHz相位噪声不大于-85 d Bc/Hz@100 k Hz offset,电路典型总功耗为203 m W。     

基于3D-SiP技术的小型化混频锁相源的研制

基于电路三维垂直互连，采用系统级封装技术，研制了一款Ku波段小型化锁相源，尺寸仅为16 mm×11 mm×3 mm，通过SiP模块电性能设计与电磁学、热力学、结构力学仿真的结合，实现了12～14 GHz频率信号的输出。测试结果表明，锁相源的输出信号相位噪声为-95 dBc/Hz@1 kHz，杂散抑制大于65 dBc，且测试结果与仿真结果相吻合。     

K波段低相位噪声频率综合器的设计与实现

采用双锁相环混频设计方案,设计了一种低相位噪声频率综合器,实现了单锁相环难以实现的低相位噪声指标。在系统理论分析的基础上,优化了电路布局,实际的电路尺寸为45.0 mm×30.0 mm×12.0 mm,实现了小型化K波段低相位噪声频率综合器。对频率综合器电路进行了测试,输出信号相位噪声为 -95 dBc/Hz @1 kHz和 -99 dBc/Hz @≥40 kHz,杂散为-72 dBc,完全满足设计指标的要求。     

330 GHz 集成化 T/ R 组件的设计与实现

针对某机载雷达收发组件小型化的应用要求,基于混合微波集成电路技术设计了一种 330 GHz 集成化收发组件。收发组件主要由本振链路、发射链路以及接收链路三个模块构成。 本振链路输入信号经倍频、滤波、放大、功分后发射,并完成回波信号的低噪声接收。 该组件采用收发一体化、单级四次倍频的设计思想,通过简化电路拓扑结构实现高集成度、高输出功率的指标要求。 所设计的收发组件整体尺寸为65 mm×38 mm×19 mm。 实测后得出该收发组件在329 GHz~341 GHz 频率范围内,倍频发射功率为 2 mW~ 5 mW,接收机变频损耗为11 dB~ 13 dB,模块功耗为10. 38 W。 该组件具备良好的射频性能,并成功应用于某机载雷达系统中。     

基于差分皮尔斯结构的正交晶体振荡器的设计

在二次正交混频的DRM/DAB结构的射频接收机结构中,为了实现好的镜像抑制性能,对于第二本振的正交性和噪声性能有很高的要求。相比频率综合器,晶体振荡器的频率准确度、稳定度和相位噪声性能都更优。但是传统的晶体振荡器电路结构较难产生良好的正交信号。本文提出了一种新的基于差分皮尔斯结构,通过跨导管环形级联结构实现输出信号相位正交的晶体振荡器电路。通过仿真验证,该晶体振荡器可以满足作为正交混频结构接收机的本振信号源所要求的具有正交输出和良好的相位噪声性能的指标。     

低相噪基准信号模块设计

针对一种应用于跟踪雷达的基准信号模块低相噪设计的关键因素,进行了设计、分析与计算,给出了分析思路以及实物测试结果.经测试,模块输出信号4.2 GHz的相位噪声为-128.6 dBc/Hz@1 kHz,12.9 GHz的相位噪声为-121.6 dBc/Hz@1 kHz,目前,该模块已在跟踪雷达中得到了良好的应用.     

石英MEMS陀螺检测模块的测试方法研究

提出了一种石英微机械(MEMS)陀螺检测模块的测试方法和测试系统方案.该方法仅将检测模块的输入/输出端口接入测试系统,无需其他位置的信号注入和引出,即可实现增益、相位、频带、阻尼等电路特性的测试和标定,适用于生产过程对检测模块的快速测试及研制过程对检测模块的性能分析.     

抗振晶体振荡器相位噪声测试方法的对比研究

目前电子系统都要求对晶体振荡器进行振动状态下相位噪声测试。但对于抗振晶体振荡器,按照常规相位噪声测试方法进行测试时其结果有可能不正常。文中分析了抗振晶体振荡器振动状态下的相位噪声及测试方法,通过对比测试发现,不同的测试系统其测试结果也不相同。通过系统设置和实验验证,解决了测试结果不正常的问题,使测试结果达成一致。     

一种自适应低相位噪声相参时钟源的设计

通过锁相环电路(PLL),不仅将外部系统提供的具有高频率准确度但相位噪声较差的主时钟信号转化为高频率准确度、低相位噪声的内部时钟信号,同时也满足了内外部系统的相参要求。通过仿真和测试,重点分析了锁相环电路中环路滤波器的环路带宽对输出信号相位噪声的影响。测试结果显示,当环路带宽为100 Hz时,锁相环的输出信号在偏离载波1 kHz处的相位噪声与其内部振荡器在此处的相位噪声基本一致;而当环路带宽为500 Hz时,输出信号在偏离载波1 kHz处的相位噪声会由于环路影响,相比内部振荡器产生8 dB左右的恶化。设计所得时钟源在输出100 MHz信号时,其相位噪声优于-147 dBc/Hz@1 kHz,相比外部参考时钟信号改善了12 dB,并且其频率准确度可达1×10-9。     

TDD射频收发机中本振泄漏片上数字补偿

提出了一种应用于TDD射频收发机的本振泄漏片上数字补偿技术。在发射机中数模转换器前级的数字模块中插入一个数字预补偿单元,结合数字模块中的直流测量电路和补偿参数检测控制电路,构建了对发射机的本振泄漏进行补偿的负反馈回路。上电初始化校准模式下,在数字域中对本振泄漏信号进行功率检测,采用逐次逼近算法精确提取了补偿参数。应用该数字补偿技术,采用IBM 0.13 μm RF CMOS工艺实现了一种直接变频结构TDD-LTE射频收发芯片。仿真和测试结果表明,该射频收发芯片的本振泄漏抑制达到61 dB。     

Ku波段小型化功率介质振荡器的研制

针对小型化条件下,影响介质振荡器输出功率、相位噪声等主要技术指标的因素进行了分析,提出了提高小型化微波功率介质振荡器的输出功率、降低相位噪声和改善器件散热的方法。通过优化电路结构和CAD仿真技术,解决了功率耗散大与盒体模块小、相位噪声要求高和腔体尺寸小这两个主要矛盾,研制出的DRO输出频率为Ku波段点频,输出功率达到了0.5W,工作效率为20%,相位噪声优于-80dBc/Hz@10kHz,体积为34mm×27mm×9mm。研制结果表明,该介质振荡器具有体积小、输出功率高、相位噪声较高等优点,性能可靠,满足系统小型化使用要求。     

系统级封装的S频段射频收发模块研制

研制了一种小体积的S频段射频收发系统级封装( SIP)模块,内部集成了基于多种工艺的器件。模块接收通道一次变频,发射通道二次变频,内部集成中频和射频本振信号源。模块采用双腔结构,不同腔体之间通过绝缘子进行垂直互连,大大减小了模块体积,模块体积为40 mm×40 mm×10 mm。模块采用正向设计,其主要指标的测试结果为：接收通道动态范围-100~-40 dBm,输出信号0~2 dBm,噪声系数小于等于2.8 dB,带外抑制大于等于50 dBc;发射通道输出信号大于等于2 dBm,二次、三次谐波抑制大于等于60 dBc,杂波抑制大于等于55 dBc,相位噪声在1 kHz和10 kHz处分别小于等于-82 dBc/Hz和-91 dBc/Hz。实测结果与仿真结果基本一致。     

低相位噪声微波振荡器设计

针对Ka和Ku波段上、下变频装置对微波振荡器低相位噪声和小型化的要求,该文采用单环锁相式频率合成技术完成了微波振荡器的设计,并对锁相环的相位噪声进行了理论计算。分析了鉴相频率、鉴相器灵敏度和环路带宽对锁相环输出相位噪声的影响,根据分析结果对微波振荡器电路参数合理选择,同时兼顾了低相位噪声与小型化的设计要求。测试结果表明,振荡器的相位噪声指标与理论计算一致,各项指标均达到要求,可满足实际工程应用。     

L频段高稳梳状谱电路设计与实现

利用阶跃恢复二极管的强非线性特点,设计了一个输入信号频率100 MHz、输出信号频率0.9～ 1.4 GHz的梳状谱电路,经开关滤波器电路处理后可以实现6个单频点输出.梳状谱电路经优化设计和调试,以较低的驱动功率实现了模块高稳定输出.在-55℃～+85℃工作温度范围内、输入信号功率0～+3 dBm条件下,梳状谱电路驱动功率为20 dBm左右,测试模块输出信号功率变化小于1.5 dB,附加相位噪声劣化小于1 dB.