SiGe／Si HBT及其单片微波集成电路的研究

ＳｉＧｅ／Ｓｉ ＨＢＴ作为单片微波集成电路中的有源元件，在截止频率，增益，噪声等方面相对于ＧａＡｓ器件有很大的优势。本文结合本单位在ＳｉＧｅ材料和器件、电路等方面做过的工作，对实现ＳｉＧｅ单片微波集成电路的一些理论和技术要点作了阐述。     

单片微波集成电路的技术进展

根据从１９９６年国际微波会议和微波与毫米波单片集成电路会议上了解的情况，本文综述了单片微波集成电路当前的技术进展和值得注意的动向。     

单片微波集成电路放大器

介绍单片微波等成路的特性     

三维微波集成电路的发展

近几年来,三维微波集成电路的研制在各方面均取得了一定的进展,作为新一代体积更小的微波集成电路,必将随着信息时代的发展,在移动通信、卫星直播电视等装置中获得广泛应用。本文综述三维微波集成电路近几年来的发展。     

三维单片高频微波集成电路的封装技术

本文详细介绍了当前各种高频微波电路的封装模型，以及分析这些模型的场分析方法和分布网络分析方法。为了减少微波封装电路的插入和反射损耗，各种改进的加工技术被引入。     

国内外微波毫米波单片集成电路的现状和发展趋势

本文综述了美国、日本及西欧等国在微波、毫米波单片集成电路MMIC方面的研究现状及发展趋势;指出我国MMIC研制情况与差距,并提出了开发建议。     

微波单片集成电路的成品率优化

采用建立管芯等效电路模型、灵敏度分析以及统计勘探法对微波单片集成电路进行成品率优化，并编制了软件，加入到ＧａＡｓ ＩＣ ＣＡＤ系统中。应用该软件对Ｘ波段低噪声ＭＭＩＣ、超宽带ＭＭＩＣ放大器进行了设计，成品率有较大的提高，电路性能有所改善。     

单片微波集成电路的快速电磁仿真技术

本文概述了单片微波集成电路(MMIC)电磁仿真的基本原理,提出了电路特性参量的直接摘取法,研究了两项矩阵降阶技术,从而建立了一套省时、实用的MMIC快速电磁仿真技术。两个仿真实例证明了该技术的有效性,仿真速度约可提高一个数量级。     

高阻Si衬底对SiGe HBT高频性能的改善研究

选用电阻率高达1 000Ω·cm的硅衬底结构改善SiGe HBTs频率性能。介绍了器件的结构设计,根据衬底寄生参数模型分析了衬底阻抗影响器件高频性能的原理,计算出器件f_T和f_(max)随衬底电阻率变化的规律。测试结果表明,高电阻率衬底器件比n~+衬底器件的特征频率f_T提高了28%,而最高振荡频率f_(max)提高了47.7%;表明高电阻率衬底基本消除了SiGe HBT中大多数容性寄生网络;通过对器件的最小噪声系数的计算与测试分析,发现高阻Si衬底的引入使器件的噪声系数在低频时几乎不变,在高频时轻微增加。     

用减压化学气相沉积技术制备应变硅材料

利用减压化学气相沉积技术，制备出应变Si/弛豫Si0.9Ge0.1/渐变组分弛豫SiGe/Si衬底. 通过控制组分渐变SiGe过渡层的组分梯度和适当优化弛豫SiGe层的外延生长工艺，有效地降低了表面粗糙度和位错密度.与Ge组分突变相比，采用线性渐变组分后，应变硅材料表面粗糙度从3.07nm减小到0.75nm，位错密度约为5E4cm-2，表面应变硅层应变度约为0.45%.     

一种新的深硅槽工艺技术

提出采用离子注入方法提高主掩膜光刻胶的耐干法腐蚀和腐蚀窗口硅的腐蚀速率,实现了在比较简陋的干法腐蚀设备上采用反应离子腐蚀模式进行深/浅硅槽工艺。     

X波段功率单片放大器的研制

介绍了X波段功率单片放大器的设计、制造、测试等技术,以及器件的大信号模型的建立.X波段功率单片放大器采用两级放大,经过功率分配和功率合成,输入输出匹配为50 Ω,单片性能达到输出功率≥5W,附加效率≥33%,功率增益≥13.5dB,增益波动≤0.3dB,输入驻波比≤2?1.     

蓬勃发展的GaAs MMIC──1994 IEEE GaAs IC讨论会侧记

本文简要介绍了１９９４年ＧａＡｓＩＣ讨论会概况以及所展示的ＧａＡｓＭＭＩＣ的进展，并侧重于其应用领域的介绍。     

硅超高速双极技术的潜力与变革方向

本文评述了硅超高速双极技术的研究现状与极限，指出ＳｉＧｅ异质结构将显著提高现有纯Ｓｉ器件的电性能，并将成为发展下一代硅超高速双极器件和电路的技术途径。     

采用锗硅异质外延方法制备硅量子线

报道了一种采用锗硅异质外延制备硅量子线的新方法。在超低压化学气相淀积外延生长Ｓｉ／ＳｉＧｅ／Ｓｉ异质结构基础上，采用光刻和反应离子刻蚀技术形成槽状图形，用选择腐蚀液进行选择化学腐蚀，获得Ｓｉ线阵列，最后通过湿氧、干氧氧化过程，成功实现了高质量Ｓｉ／ＳｉＯ２异质界面结构硅量子线。采用扫描电子显微镜对量子线形成特征进行了研究，并讨论了硅线的热氧化性质。     

Design and fabrication of 94 GHz MMIC single balanced resistive mixer without IF balun

In this paper, a 94 GHz microwave monolithic integrated circuit (MMIC) single balanced resistive mixer affording high LO-to-RF isolation was designed without an IF balun. The single balanced resistive mixer, which does not require an external IF balun, was designed using a 0.1 μm InGaAs/InAlAs/GaAs metamorphic high electron mobility transistor (HEMT). The designed MMIC single balanced resistive mixer was fabricated using the 0.1 μm MHEMT MMIC process. From the measurement, conversion loss of the single balanced resistive mixer was 14.7 dB at an LO power of 10 dBm. The P_1 dB (1 dB compression point) values of the input and output were 10 dBm and −5.3 dBm, respectively. The LO-to-RF isolation of the single balanced resistive mixer was −35.2 dB at 94.03 GHz. The single balanced resistive mixer in this work provided high LO-to-RF isolation without an IF balun.     

基于RC-CR多相网络的镜频抑制接收机MMIC

基于RC-CR多相网络技术研制了一款S波段镜频抑制接收机单片微波集成电路(MMIC),在MMIC芯片上集成S波段低噪声放大器(LNA)、差分IQ混频器、本振(LO)驱动放大器、RC-CR多相网络滤波器等电路单元,实现了S波段单片镜频抑制接收机,解决了镜频接收机小型化的问题.电路、电磁场软件仿真以及采用GaAs赝配高电子迁移率晶体管(PHEMT)工艺流片后的结果表明,在S波段实现了噪声系数小于1.8 dB,增益大于12 dB,中频(150±5) MHz带内镜频抑制大于35 dBc的技术指标.MMIC的芯片尺寸为4.8 mn×2.5 mm×0.07 mm.此镜频抑制接收机MMIC具有指标优异、体积小、集成度高的特点,可广泛用于各种需小型化的相控阵雷达和通信系统中.     

Strained‐SiGe Complementary MOSFETs Adopting Different Thicknesses of Silicon Cap Layers for Low Power and High Performance Applications

We introduce a strained‐SiGe technology adopting different thicknesses of Si cap layers towards low power and high performance CMOS applications. By simply adopting 3 and 7 nm thick Si‐cap layers in n‐channel and p‐channel MOSFETs, respectively, the transconductances and driving currents of both devices were enhanced by 7 to 37% and 6 to 72%. These improvements seemed responsible for the formation of a lightly doped retrograde high‐electron‐mobility Si surface channel in nMOSFETs and a compressively strained high‐hole‐mobility Si_0.8Ge_0.2 buried channel in pMOSFETs. In addition, the nMOSFET exhibited greatly reduced subthreshold swing values (that is, reduced standby power consumption), and the pMOSFET revealed greatly suppressed 1/f noise and gate‐leakage levels. Unlike the conventional strained‐Si CMOS employing a relatively thick (typically > 2 µm) Si_xGe_1‐x relaxed buffer layer, the strained‐SiGe CMOS with a very thin (20 nm) Si_0.8Ge_0.2 layer in this study showed a negligible self‐heating problem. Consequently, the proposed strained‐SiGe CMOS design structure should be a good candidate for low power and high performance digital/analog applications.