嵌入式系统芯片级测试技术

针对目前流行的嵌入式芯片级测试技术,本文介绍了SoC测试技术的基本工作原理,利用93000 SoC测试系统,提出了相关测试内容、方法并得出最终测试结果.     

迎击SoC测试新挑战安捷伦93000单一平台包揽多种测试应用

由于要将多种功能融合在单一芯片,使得SoC芯片设计更为复杂,如何降低测试成本成为开发商的当务之急.对此,安捷伦科技半导体测试事业部推出创新概念的93000单一测试平台,提供缩短测试时间、降低测试成本的理想选择,目前全球已经安装了900多套93000系统.     

基于V93000的SoC中端口非测试复用的ADC和DAC IP核性能测试方案

 SoC(System-on-a-Chip)芯片设计中,由于芯片测试引脚数目的限制以及基于芯片性能的考虑,通常有一些端口不能进行测试复用的IP(Intellectual Property)核将不可避免地被集成在SoC芯片当中.对于端口非测试复用IP核,由于其端口不能被直接连接到ATE(Automatic Test Equipment)设备的测试通道上,由此,对端口非测试复用IP核的测试将是对SoC芯片进行测试的一个重要挑战.在本文当中,我们分别提出了一种基于V93000测试仪对端口非测试复用ADC(Analog-to-Digital Converter)以及DAC(Digital-to-Analog Converter)IP核的性能参数测试方法.对于端口非测试复用ADC和DAC IP核,首先分别为他们开发测试程序并利用V93000通过SoC芯片的EMIF(External Memory Interface)总线对其进行配置.在对ADC和DAC IP 核进行配置以后,就可以通过V93000捕获ADC IP 核采样得到的数字代码以及通过V93000 采样DAC IP 核转换得到的模拟电压值,并由此计算ADC以及DAC IP 核的性能参数.实验结果表明,本文分别提出的针对端口非测试复用ADC以及DAC IP 核测试方案非常有效.     

安捷伦与北大合建SoC测试教育中心和SoC测试工程中心

新成立的北京大学-安捷伦科技SoC测试教育中心是华北地区首家系统级芯片测试教育中心.该中心可向在校学生和半导体工程师们提供集成电路测试的系统培训和教育服务,为中国半导体产业的发展提供急需的专业人才.而新成立的北京大学-安捷伦科技SoC测试工程中心,将采用曾成功测试中国第一颗国产32位CPU芯片的安捷伦93000 SoC测试系统,为北京地区提供对含有微处理器、高速数字、内嵌式内存和模拟信号等各种复杂组合的SoC测试能力,为北京地区及周边的集成电路设计公司提供一流的SoC测试服务.     

中国首枚无线局域网SoC芯片顺利通过测试

由六合万通微电子技术有限公司独立开发的中国首枚无线局域网（WLAN）SoC芯片——“万通2号”，已经通过安捷伦93000系统单芯片（SoC）测试。     

迎击SoC测试新挑战 安捷伦93000单—平台包揽多种测试应用

由于要将多种功能融合在单一芯片,使得SoC芯片设计更为复杂,如何降低测试成本成为开发商的当务之急。对此,安捷伦科技半导体测试事业部推出创新概念的93000单一测试平台,提供缩短测试时间、降低测试成本的理想选择,目前全球已经安装了900多套93000系统。 Agilent 93000测试系统的概念是要以一个低成本、可扩充的单一平台测试用途广泛的元器件,     

安捷伦93000测试系统获得威宁及中芯微系统的青睐

安捷伦科技公司面市的93000 SoC系列半导体测试系统,是针对SoC/ASIC产品复杂程度多样化特性而设计的。该系列中所有机种,均以可任意搭配、能同时测试数字、模拟、高速总线、射频和内嵌式内存著称。用户利用该系列测试系统所具有的功能和升级特点,根据目前需要来购置合适的测试平台,将来随着市场和技术的发展,     

适用于V93000平台的Inovys硅片调试解决方案

V93000 SoC测试系统与Inovys FaultInsyte硅片调试软件结合一起，可满足更高效调试的需求，加速新的系统级芯片（SoC）器件的批量生产。这是一款集成式解决方案，通过把电路故障与复杂的系统级芯片上的物理缺陷对应起来，可以大大缩短错误检测和诊断所需的时间，明显地缩短了制造商采用90nm（及以下）工艺调试、     

Verigy V93000推出Port Scale射频测试解决方案

Verigy V93000 SoC测试机台推出Port Scale射频（RF）测试解决方案。这套新的解决方案可提供经济、有效又可靠的射频测量能力，是测试新式的高集成度组件（内含射频、混合信号、数字、电源管理、以及嵌入式或堆叠式内存等电路）以及低集成度射频收发器所不可或缺的工具。Port Scale射频测试解决方案的设计采用固态半导体组件，因此所有的射频资源都集中在V93000的测试头中。     

SoC测试结构复用技术研究

在设计基于IP模块的SoC同时,必须引入可测性设计以解决SoC的测试问题.为了简化SoC中的可测性设计的工作,本文设计了一种新型测试结构复用技术,通过分析SoC内部的各种测试应用情况,实现了一个兼容IEEE1149.1标准的通用测试访问逻辑IP.在运动视觉SoC中的应用以及仿真结果验证了这种测试复用结构的有效性,并有助于提高SoC的测试覆盖率.     

雷达射频集成电路的发展及应用

文中主要探讨雷达射频/微波集成电路的发展及其应用.介绍了现代雷达的发展趋势、雷达射频系统的演变历程以及目前国内外相关的射频集成电路的最新成果,讨论了射频片上系统(SoC)的未来趋势.针对现代主流的有源相控阵雷达,介绍了几种可行的系统级射频芯片的集成方向,最后强调了系统级射频集成电路测试在设计中的重要性,并给出一种基于模块化结构的自动测试设备(ATE)测试平台方案.     

一种基于嵌入式微处理器内核模块的测试

基于可复用的嵌入式IP内核模块的系统级芯片（SoC）设计方法使测试面临新的挑战。文章针对IP内核模块测试断面临的技术难点，介绍了IP核模块实现测试所需要构建的硬件环境和通用结构．并以嵌入ARM微处理器棱的SoC为例，提出了具体的测试解决方案。     

VCD仿真文件到93000 ATE测试文件转换分析

VCD仿真文件转为ATE测试文件,是ATE测试过程中的重要环节。本文介绍了VCD到93000 ATE测试文件的转换分析,文中采用主流转换方法,由VCD转为STIL,再由STIL转为ATE测试文件,对转换过程各重要环节进行深入分析,帮助ATE测试工程师对转换的理解,使转换后的测试文件更能满足93000 ATE测试要求。     

系统芯片的可测性设计与测试

阐述了系统芯片(SoC)测试相比传统IC测试的困难,SoC可测性设计与测试结构模型,包括测试存取配置、芯核外测试层,以及测试激励源与测试响应汇聚及其配置特性、实现方法与学术研究进展,介绍了基于可复用内嵌芯核的SoC国际测试标准IEEE P1500的相关规约;最后,建议了在SoC可测性设计及测试中需要密切关注的几个理论问题。     

复用NoC测试IP芯核测试存取链优化配置

论述了层次型IP芯核不同测试模式之间的约束关系,给出了层次型IP芯核的测试壳结构,提出了一种复用片上网络测试内嵌IP芯核的启发式测试存取链优化配置方法.该方法可有效减小测试数据分组数量和被测芯核的测试时间.使用片上网络测试平台,在测试基准电路集ITC'02中的基准电路p22810上进行了实验验证.     

Core-unified soc test data compression and application

The pattern run-length coding test data compression approach is extended by introducing don’t care bit (x) propagation strategy into it. More than one core test sets for testing core-based System-on-Chip (SoC) are unified into a single one, which is compressed by the extended coding technique. A reconfigurable scan test application mechanism is presented, in which test data for multiple cores are scanned and captured jointly to make SoC test application more efficient with low hardware overhead added. The proposed union test technique is applied to an academic SoC embedded by six large ISCAS’89 benchmarks, and to an ITC’ 02 benchmark circuit. Experiment results show that compared with the existing schemes in which a core test set is compressed and applied independently of other cores, the proposed scheme can not only improve test data compression/decompression, but also reduce the redundant shift and capture cycles during scan testing, de-creasing SoC test application time effectively.     

基于ATE的8位超高速ADC动态参数测试

提出了一种采用Advantest 93000型自动测试设备,配合外挂高性能信号源SMA 100A,对8位1.5 GS/s超高速ADC进行动态参数测试的方案。该方案使用外挂信号源,提供采样时钟和模拟输入信号,解决了93000与外部信号源之间输入信号不同步,以及两者频率差异导致的采样不稳定问题,有效提升了93000测试超高速ADC动态参数的能力,可广泛应用于超高速ADC量产测试。     

SoC、DFM与EDA

介绍了系统级芯片(SoC)、可制造性设计(DFM)和电子设计自动化(EDA)的最新发展动态。SoC正在从单核向双核、四核和多核过渡。SoC设计必须采用DFM和EDA。采用DFM和EDA的优点:(1)提高芯片的生产效率和良率;(2)降低芯片生产成本;(3)缩短芯片生产周期,加速上市。