硬件描述语言VHDL在数字系统设计中的应用

VHDL语言作为一种新型的硬件描述语言，主要用于数字电路与系统的描述、模拟和自动设计，是当今电子设计自动化（EDA）的核心技术．文章通过四位乘法器的实例详细介绍了用VHDL语言设计数字系统的流程和方法，并通过仿真实现预定日的．结果表明，VHDL语言在数字系统设计中具有硬件描述能力强，设计方法灵活等优点，从而大大降低了数字系统设计的难度，提高了工作效率．     

硬件描述语言VHDL应用设计及实例

介绍了应用电子电路设计自动化（EDA）工具MAX＋plusⅡ进行的数字电路设计，所探讨的主要内容是EDA设计方法和硬件描述语言VHDL的使用，并以8255为实例进行了编程和仿真，将经过仿真检验的设计卸载到相应的可控除编程逻辑器件（EPLD）中，充分利用了VHDL的灵活性，可移植性和可编程逻辑器件的静可重复编程行性，使硬件设计像软件一样通过编程实现，半实物仿真试验结果表明满足了设计要求。     

离心机控制系统的专用集成电路设计

本文介绍了应用超高速集成电路硬件描述语言（VHDL）设计离心机控制系统的方法，并用一片可编程逻辑器件来实现该系统。     

硬件描述语言在数字系统设计中的应用

硬件描述语言（VHDL）是数字系统高层设计的核心,是实现数字系统设计新方法的关键技术之一。本文介绍了硬件描述语言的功能特点,并通过彩灯控制系统的设计过程（给出了仿真结果）,介绍应用硬件描述语言及自动综合系统以自顶向下的方法进行大规模数字系统设计的过程,揭示了硬件描述语言设计数字系统、逻辑综合和仿真等技术在数字系统设计中的重要地位和作用。     

有限状态机的VHDL语言描述

VHDL作为一种规范的硬件描述语言，被广泛应用于电路的设计中。本文简要介绍了用作控制的有限状态机，并给出了相应的VHDL程序。     

VHDL与数字电路教学

以闹钟计时器的VHDL设计为例,介绍了VHDL硬件描述语言在数字系统设计中的应用及设计方法,重点探讨了有关在VHDL设计中的电路简化问题以及VHDL对数字电路教学的影响,并提出了相应的建议.     

VHDL数字系统设计

介绍了硬件描述语言VHDL的结构模型及设计方法,并将此方法应用于交通灯控制器的设计中,总结出了用VHDL设计的优点并对其应用前景做了展望。     

VHDL及其在数显频率计中的应用

介绍了标准化硬件描述语言VHDL的结构模型及其自顶向下的设计方法，并交此方法应用于数显频率计的设计中，最后将结果传统的设计进行了对比，总结出用VHDL设计的优点并对其应用前景做了展望。     

数字系统的EDA方法

现代的电子电路或系统都离不开计算机辅助设计（CAD－Computer Aided Desing)工具的帮助，尤其是数字系统的描述，仿真及综合都不离不开电子设计自动化技术（EDA－Electronic Design Automation)工具软件的支持，当前流行的各种EDA软件平台，支持VHDL语言输入功能，应用VHDL硬件描述语言，对系统采用top-down的设计方法，首先对系统功能在顶层模块上进行为描述，然后对低层各模块进行行为描述，结构描述或混合描述，最后通过仿真及逻辑综合优化工具编译下载到可编程器件上，完成全部设计或综合过程，论述了高级语言VHDL的行为模块描述和结构模块描述，并通过一简单实例总结出混合模块的描述方法。     

基于Omega网的新型自路由多播网络

介绍了一种新型的基于Omega网构造的多播网络模型FiO，由1个Omega^-1网和4个Omega网串连，并适当改变中间连接方式构成，其硬件代价为O（5/2N log N）．同时，本文在FiO网络模型上提出了一种对换设置找中间状态的自路由方法实现多源点多播，算法初始设置时间为O（N），通信时间达到O（logN）．由于Omega网本身的构造简单，所以该网络有利于硬件集成，同时在处理多播能力上较以前的网络模型也有显著提高，所以该网络有较好的实用价值和发展潜力．     

硬件描述语言(VHDL)与数据加密的实现

介绍了硬件加密的优越性,并提出采用VHDL语言来设计一种单钥密码系统的方法,其硬件实现容易,处理速度快,实时性好,密钥管理方便,而且体积小。     

基于FPGA的精确时钟同步方法

为实现分布式系统高精度同步数据采集和控制的实时性要求，提出了一种基于工业以太网的分布式控制系统时钟硬件同步方法.基于高速数字逻辑硬件方法解析IEEE1588时间同步协议，采用硬件描述语言（VHDL）和现场可编程逻辑门阵列（FPGA）设计时间戳截获、晶振频率补偿、时钟同步算法等模块，为嵌入式实时控制系统构架高精度的硬件时钟同步方案，该方法解决了传统的基于嵌入式软件的时钟同步方案中时间戳不稳定、同步精度低等问题.对基于工业以太网的分布式控制系统进行了动态测试验证，实际测试数据表明系统各节点达到了亚微秒级的时钟同步精度，长期运行结果验证了系统同步精度的稳定性.     

VHDL在DDN网语音系统中的应用

提出了一种适用于数字数据网(DDN)的语音传输方法,并研制成一种能与公共电话网(PSTN)互连的语音系统,以及介绍硬件描述语言VHDL在该语音系统硬件设计中的应用。     

一种用VHDL语言实现的帧同步算法

硬件描述语言(VHDL)在实现电子设计自动化方面起着重要的作用．本文研究了用VHDL语言设计数字通信系统中的群同步算法及实现方法，并给出了一个应用实例．     

无源光网络中光线路终端信号的复接

详细介绍了TDMA PON中OLT信号复接方法和实现方案，简要说明了可编程逻辑芯片的选择，给出了用VHDL硬件语言实现复接的结构。     

基于FPGA的通用异步收发机的设计

阐述了通用异步收发机（UART）异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,同时还介绍了用硬件描述语言Verilog来开发UART通信接口电路模块的方法.研究基于Verilog语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到现场可编程门阵列（FPGA）上,使其整体设计紧凑、小巧,实现的UART功能稳定、可靠;同时,与其他设计方法相比较,利用有限状态机的方法具有结构模式直观简单,设计流程短,程序层次分明,易综合,可靠性高等优点,这种方法必将在电子设计自动化（EDA）技术中发挥重要作用.     

基于VHDL的线阵图像传感器的驱动电路设计

通过对超高速硬件描述语言VHDL实现线阵图像传感器CCD驱动脉冲方法及逻辑设计原理的研究，完成了驱动脉冲的VHDL程序设计和时序仿真。将驱动脉冲输入CCD．得到了很好的输出波形，证明了该驱动电路的可行性。     

VHDL语言在PLD编程中的应用

可编程逻辑器件（PLD）可实现很复杂的数字系统。VHDL语言能方便地进行数字系统描述，而且能使逻辑综合产生更大的设计密度。介绍了VHDL语言的程序结构、描述方式、特点，提出用VHDL语言设计PLD的流程。应用实例说明了利用VHDL语言可大大降低复杂PLD系统设计的难度，提高工作效率。     

基于FPGA的数字式抢答综合仪的设计与研究

传统的数字式抢答综合仪多数由单片机或集成数字芯片来实现,文中介绍了基于VHDL硬件描述语言进行数字式抢答综合仪设计的一般思路和方法。选择Altera公司低功耗、低成本、高性能的FPGA芯片,采用quar-tusⅡ8.1开发工具进行了程序的编译和功能仿真。最后给出了部分VHDL源程序和仿真结果,仿真结果表明该系统的设计方...     

一种AES-CCM 128 bit硬件加密器的优化设计

介绍了一种基于FPGA的AES-CCM 128bit硬件加密器的优化设计方法。阐述了AES（高级加密标准）算法以及CCM工作模式,分析了AES算法的轮变换结构,并提出S-box查表结构和MixColumns（列混合运算）的VHDL语言程序设计思想。建立了ExpandedKey（密钥扩展运算）的数学模型,概括出AES算法的硬件实现方法,使得每一轮的轮变换与密钥扩展运算并行执行,以提高AES的加密速度。CCM工作模式结合了CTR与CBC-MAC工作模式,其加密明文或解密密文时都使用AES加密运算,这样解密过程就避免了繁杂的AES的直接解密运算。CCM模式下的简化加密协议,使用两个AES加密内核并行执行CTR与CBC-MAC工作模式以提高该模式下的加密解密速度。