共查询到19条相似文献,搜索用时 46 毫秒
1.
针对Viterbi译码算法的计算复杂度随着卷积码约束长度的增加呈指数增加,译码延迟过大,只适用于约束长度较小的卷积码译码的缺陷,提出了适用于大约束度的卷积码译码方法.采用了改进粒子群优化算法,弥补传统粒子群优化算法在解决离散问题方面的缺陷--对卷积码快速译码.该方法通过设定种群规模M来确定译码路径数,极大地缩小了译码网格中的路径搜索范围,使译码延迟减小,更适用于约束长度较大的卷积码.还提出了译码宽度自适应的卷积码译码方法,对Viterbi译码算法进行了改进,把固定的译码路径宽度改进为随信道噪声的变化而变化,大大降低译码计算复杂度.仿真实验表明提出的2种译码方法的有效性. 相似文献
2.
3.
4.
文章设计了一种基于逻辑运算的卷积码译码方法。该方法利用异或逻辑运算的因果互换关系,将接收数据与卷积码移位寄存器中数据按编码逻辑的反方向进行异或运算,并设计一定的算法得到译码重建。对(2,1,5)卷积码译码的研究和仿真结果表明,采用新算法能够完成卷积码的译码重建,算法简单,易于实现,具有进一步研究的价值。 相似文献
5.
6.
7.
本文在以卷积码为分量码的串行级联码的软输入软输出(SISO)算法的基础上,提出一种模块化的用于Woven卷积码迭代译码的对数SISO算法。计算机仿真表明该算法具有收敛速度快译码性能高的特点。 相似文献
8.
9.
本文采用QUALCOM公司的Q1650多码率VITERBI译码器,设计了前向纠错编/译码器,对提高误码的纠错能力有一定参考价值。 相似文献
10.
11.
卷积码Viterbi译码算法的FPGA实现 总被引:4,自引:1,他引:3
探讨了卷积码Viterbi译码的FPGA实现问题。在Viterbi译码算法中,提出了减少路径量度的位数和流水线回索法的幸存路径等方法,能有效地减少存储量、降低功耗、提高速度,使得K=7的Viterbi译码算法可在以单片FPGA为主的器件上实现。 相似文献
12.
目前,Viterbi译码算法主要是在DSP或FPGA中用软件算法来实现,算法复杂度高,译码效率低。针对此问题,介绍TI公司的TMS320C6416 DSP芯片上的维特比协处理(VCP)的结构与原理。对无线通信系统广泛采用的卷积码译码进行研究,用VCP单独进行译码,与DSP的数据交换可以采用增强型DMA(EDMA)来完成,从而用硬件方法实现并行处理,提高译码效率。仿真结果表明使用VCP译码可在降低运算量和占用资源的基础上取得良好系统性能。 相似文献
13.
一种计算卷积码自由距离的快速算法 总被引:1,自引:0,他引:1
本文给出了一种计算卷积码自由距离的快速算法,该算法把遗传算法与模拟退火有机结合并根据随机概率来控制算法的运行,避免了优化迟钝与盲目现象,提出了该算法的收敛质量和速度,模拟结果表明:与已有算法相比,本算法具有更好可靠性,有效性和稳定性。 相似文献
14.
数字视频广播中删除卷积码的优化译码算法 总被引:1,自引:0,他引:1
介绍DVB中删除卷积码的编译码方法,同时提出了一种优化译码算法.该算法增强了纠错能力,提高了译码精度,加强了通信系统的可靠性和有效性,尤其对DVB中可变码率的删除卷积码的译码具有很好的实用性. 相似文献
15.
Golay码的快速译码 总被引:2,自引:0,他引:2
本文利用Golay码的代数结构给出了二元(23,12,7)Golay码及三元(11,6,5)Golay码新的译码算法。对于二元Golay码,所提的算法的最坏时间复杂性为534次mod2加法,比已知的同类译码算法的时间复杂性都小;平均时间复杂性为224次mod2加法,比目前已知的最快的译码算法的平均时间复杂性279次mod2加法还要小。对于三元Golay码,所提算法的最坏时间复杂性为123次mod3加法,平均时间复杂性为85次mod3加法,比同类的算法都快。此外,这里给出的算法结构简单,易于实现。 相似文献
16.
17.
18.
卷积码维特比译码算法最佳反馈深度研究 总被引:1,自引:2,他引:1
卷积码可以用维特比算法作为译码算法,由于维特比译码器复杂度随着反馈深度的增长成指数倍增长,因而译码反馈深度对译码器的复杂度影响很大甚至可能无法实用,目前有些文献中仅给出了反馈深度的大致范围,但在硬件实现和性能仿真时无法确定一个具体的数值。通过在OFDM系统中运用卷积编码和维特比译码仿真分析发现,维特比译码器反馈深度为卷积码编码器存贮长度的5倍时,既可达到性能和硬件复杂度的良好折衷,又便于实际应用。 相似文献