应用于TPMS的压力传感器YAPS10

汽车轮胎压力监测系统（简称TPMS）主要是由压力传感器、微处理器、天线、射频芯片、电池组成。但由于市场需求的升级,整个系统向小型化、多功能以及更高性能方向发展。这需要对片上系统进行集成,在集成过程中需要应用到SiP、SoC以及MEMS等先进技术。文中介绍的压力传感器,使用了SiP技术,将压力传感器、微处理器和射频芯片集...     

SiP技术在晶圆级生产中的应用

系统芯片（SoC）旨在采用单一的半导体工艺技术实现完整的系统.系统封装（SiP）则是将各种不同的工艺技术整合到一个小型的芯片封装中.尽管SoC和SiP通常被认为是相互竞争的技术,但两者的共同之处在于：在集成密度、价位和大规模制造方面要和晶圆生产达到平衡点.     

Cadence设计技术为IC封装／SiP设计师解决挑战

Cadence设计系统公司发布了SPB16．2版本，全力解决电流与新出现的芯片封装设计问题。这次的最新版本提供了高级IC封装／系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计，以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装／SiP的数字、模拟、RF和混合信号IC封装设计师的效率。     

全新EDA技术挑战IC尺寸与功耗设计

Cadence设计系统公司发布了电子开发工具SPB16．2版本,全力解决电流与新出现的芯片封装设计问题。最新版本提供了高级IC封装／系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计,以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装／SiP的数字、模拟、RF和混合信号IC封装设计师的效率。     

混合信号系统级芯片仿真

1 SoC设计方法的变革SoC芯片已经由数字SoC全面转向混合信号SoC，混合信号SoC中整合了复杂的数字处理器、存储器、数字逻辑、IP、高性能的模拟和混合信号功能、通讯协议、加解密算法、驱动程序、实时操作系统以及应用程序等。因而混合信号SoC成为真正意义上的系统级芯片。混合信号SoC设计中芯片的仿真和验证将成为芯片设计的关键。基于平台的设计（PBD）理念成为SoC致胜的法宝，基于平台的设计方法在进一步光大TDD和BBD确保设计质量、提升设计生产力的同时更加关注广泛的设计复用以及设计层次化。系统级设计，抽象的设计描述，混…     

系统级封装（SiP）技术发展与应用综述

小型化、轻量化、高性能、多功能、高可靠性和低成本是电子产品的总体发展趋势,在过去的十几年里,MCM和SoC等技术在微电子领域发挥了重要的作用。今天,SiP技术以其设计的灵活性、产品的高可靠性和制造的低成本化等特点脱颖而出,引起了业界的高度关注和重视,成为替代MCM和SoC等技术的一种理想的系统封装技术解决方案。本文阐述了SiP技术的定义和特点,比较了SiP与SoC的技术异同点,探讨了SiP技术的关键性技术问题及其典型的应用领域。     

Cadence为IC封装推出解决方案

Cadence日前发布了SPB16．2版本,着力解决电流与芯片封装设计问题。这次的最新版本提供了高级IC封装系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计,以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装／SiP的数字、模拟、RF和混合信号IC封装设计师的效率。新规则和约束导向型自动化能力的推出,解决了高密度互连（HDI）衬底制造的设计方法学问题,     

微捷码Titan和FineSim经验证支持LFoundry互操作工艺设计包

微捷码（Magma）设计自动化有限公司日前宣布,Titan混合信号设计平台、Titan加速器和FineSim电路仿真器经验证,可与模拟、混合信号和精选专有技术的客户特定制造商LFoundry公司的互操作工艺设计包（iPDK）联合用于0．15微米技术平台。微捷码Titan和FineSim软件与LFoundry工艺技术的完美结合将可加速模拟／混合信号（AMS）产品的开发,特别是对于欧洲片上系统（SoC）开发商来说更是如此。     

高性能微型模块接收器子系统接通了RF和数字的世界

凌力尔特公司（Linear）推出一个系统级封装（SiP）的信号链路接收器模块系列的首款产品LTM9001,该系列产品采用了凌力尔特公司突破性的微型模块（μModdule）封装技术。这个新的集成接收器子系统系列是专为接通RF和数字领域而设计,提供了易用性,并缩短了产品上市时间。     

一种用于胎压传感器的新型系统级封装技术

TPMS IC是TPMS系统模块的关键核心器件,需要采用系统级封装(SiP)技术。对TPMS IC的一种新型SiP封装技术作了研究分析。在引线框架上引入电路板中介层,改善了芯片间电气互连与分布,增大了引入薄膜电阻电容元件的设计弹性。采用预成型模制部分芯片的封装技术,满足了IC与MEMS芯片不同的封装要求,还增强了SiP产品的可测试性和故障可分析性。采用敞口模封、灌装低应力弹性凝胶和传感器校准测试相结合的方法有效避免封装应力对MEMS压力传感器的影响。     

SHRIME与AWR共求突破中国RF技术瓶颈

CMOS射频收发器代表了射频IC技术的发展趋势,高集成的单芯片方案SoC,和低成本的制造技术SiP,(系统级封装)应该是RF技术的主流发展方向。     

系统级封装技术方兴未艾

本文论述系统级封装SiP与系统级芯片SoC的比较优势，重点介绍叠片式封装和晶圆级封装技术如何有效提高封装密度并解决了传统封装面临的带宽、互连延迟、功耗和总线性能等方面的难题。     

降低封装成本意义重大

如今，全球集成电路市场已进入平稳增长期，个人电脑及其他数字消费类产品占据了集成电路应用市场的主流地位。随着技术的进步，消费者自然会对产品提出更高的要求：功能要更全，尺寸要更小，速度要更快，价格要更低。面对产品复杂程度的提高，集成电路封装技术必须向系统级封装（SIP）迈进。通常认为，单芯片系统（SoC）是降低芯片成本的重要手段。事实上，SiP技术利用成熟的封装工艺集成多种元器件为系统，可以实现与SoC的互补。     

用模拟行为模型做混合信号SoC的验证

将模拟与混合信号块带到一个更高的抽象水平,获得了更高效率的混合信号仿真和更完备的验证环境。"无处不互联"时代正在创建出大量低功耗和混合信号设计的应用,涉及到保健、汽车、通信等行业。同时,知识产权的选择与集成,以及SoC和系统级的验证等设计挑战都给EDA工具带来了全新的问题。混合信号设计工程师们在复杂混合信号SoC的设计与验证中遇到了越来越多的困难。2011年,Cadence Design System公司主持了一个针对混合信号设计     

基于SoC测试系统的RF圆晶片测试技术

以手机为代表的无线通信应用技术已向SiP化发展,因此对构成SiP芯片的各个单元（chip）进行圆晶片级别的测试就必不可少。爱德万测试（ADVANTEST）开发了基于SoC测试系统的RF圆晶片测试解决方案,提供了一系列新技术来解决串扰、电源阻抗和等长布线等课题,从而实现低成本的圆晶片测试。本文将就RF圆晶片级别测试技术及SoC测试系统来介绍该RF圆晶片测试方案。     

利用ADMS，加速混合信号集成电路设计

深亚微米及纳米技术的发展，促使芯片设计与制造由分离IC、ASIC向SoC转变，现在SoC芯片也由数字SoC全面转向混合SoC，成为真正意义上的系统级芯片。混合信号设计可以减少成本，减小电路尺寸和外形，并提供更好的功能。     

TSV产值2013年可达140亿～170亿美元 渗透率达5％

国际半导体展（Semicon Taiwan 2009）的3DIC论坛近日热闹展开，日月光集团研发处总经理唐和明再次强调未来3年后3D IC技术将会进入成熟阶段，3D系统级封装（SiP）和3D系统单芯片（SoC）可望相辅相成。很多封装方式可以藉著矽穿孔（Through Silicon Via；TSV）降低成本、增加传输速度，     

系统级封装技术综述

介绍了系统级封装SiP如何将多块集成电路芯片和其他的分立元件集成在同一个封装内,有效解决了传统封装面临的带宽、互连延迟、功耗和集成度方面的难题.同时将SiP与系统级芯片SoC相比较,指出各自的特点和发展趋势.     

混合信号FPGA的"智能"系统验证流程

为了满足市场对更高性能、更小体积及更低成本和功耗不断增长的需求,系统设计人员需要将更高级别的混合信号功能集成到系统级芯片(SoC)中。随着这些SoC设计中混合信号器件的增加,基本的功能验证在半导体的早期制备中变得十分重要。没有这种验证,系统设计人员将需要为半导体制备     

系统级封装设计套件实现系统级IC与封装的协同设计

系统级封装设计套件包括Cadence Radio Frequency SiP Methodology Kit、两款新的RFSiP产品（Cadence SiP RF架构和Cadence SiP RF版图）以及三款新的数字SiP产品（Cadence SiP数字架构，Cadence SiP数字信号完整和Cadence SiP数字版图）。