共查询到16条相似文献,搜索用时 93 毫秒
1.
针对用数字信号处理器(DSP)实现的自适应滤波器处理速度低、抗干扰性差和编写底层HDL代码用现场可编程门阵列FPGA实现开发效率低的缺点,该文利用最新DSP Builder工具建立了基于最小均方误差(LMS)算法的8阶二进制频移键控(2FSK)信号去噪自适应滤波器的模型,在EPF10K100EQC208-1器件上设计出了处理速度为36.63 MHz的8阶自适应滤波器,其速度是通过编写底层VHDL代码设计的自适应滤波器7倍,是采用DSP通用处理器TMS320C54X设计的自适应滤波器的25倍。 相似文献
2.
横向LMS算法是实现自适应数字波束形成的基本方法之一.提出了一种用Matab/Simulink中DSP Builder模块库设计算法模型,然后应用FPGA设计软件Modelsim、QuartusⅡ分析自适应滤波器时钟速度和消耗逻辑单元数的设计方法.实验表明:该方法易于实现、简单可靠. 相似文献
3.
格型结构是一种可以快速高效设计过采样线性相位完全重建滤波器组的方法。一旦分析滤波器组设定后,对应的综合滤波器结构也就确定,但综合滤波器组参数却有很大的灵活性,从中可以找出具有最优去噪效果的综合滤波器组,构成一个完整的滤波器组。对于求解出的具有最优去噪效果的过采样线性相位完全重构滤波器组,文中用DSP Builder在FPGA上予以实现,并用modelsim进行功能仿真。 相似文献
4.
现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域,而使用VHDL或VerilogHDL语言进行设计比较复杂。提出一种采用FDATOOL工具和DSP Builder实现FIR滤波器的设计方案,按照MATLAB/Simulink/DSP Builder/QuartusII设计流程,使用FDATOOL工具可以实时调整滤波器的参数,采用DSP Builder设计了一个16阶FIR低通滤波器模型,并完成了仿真与验证,将模型转换生成VHDL代码,实现了基于FPGA的数字滤波器的设计。结果表明,该方法简单易行,易修改与移植,可满足设计要求,它验证了采用DSP Builder实现数字滤波器设计的独特优势。 相似文献
5.
简要介绍了FIR数字滤波器的结构特点和基本原理,提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。在Matlab/Simulink环境下,采用DSP Builder模块搭建FIR模型,根据FDATool工具对FIR滤波器进行了设计,然后进行系统级仿真和ModelSim功能仿真,其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中,从QuartusⅡ软件中的虚拟逻辑分析工具SignalTapⅡ中得到数字滤波器实时的结果波形图,结果符合预期。 相似文献
6.
7.
基于子带分解的自适应滤波器在提高收敛性能的同时又可以节省一定的计算量。采用Altera 公司的仿真软件Altera DSP Builder 和Quartus Ⅱ7.2进行子带分解的NLMS算法的自适应滤波器现场可编程门阵列设计, 利用Simulink和ModelSim对设计方案进行了模型仿真和功能仿真,达到较好的效果。 相似文献
8.
现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域,而使用VHDL或VeriiogHDL语言进行设计的难度较大.提出一种采用DSP Builder实现FIR滤波器的设计方案,按照Matlab/Simulink/DSP Builder/Modelsim/Quartus Ⅱ的设计流程,设计一个16阶的FIR低通滤波器,并完成了软硬件的仿真与验证.结果表明,该方法简单易行,可满足设计要求,它验证了采用DSP Builder实现滤波器设计的独特优势. 相似文献
9.
10.
基于DSP Builder的14阶FIR滤波器的设计 总被引:1,自引:0,他引:1
数字滤波器在数字信号处理的各种应用中有着广泛的应用。数字滤波器既可以是有限长单脉冲响应(FIR)滤波器也可以是无限长单脉冲响应(IIR)滤波器。通过两者特点的比较,按照Matlab/Simulink/DSP Builder/QuartusⅡ的流程,设计了一个14阶的FIR滤波器,并进行了相关仿真,提出了一种在实际硬件中测试的方法,从而验证了采用DSP Builder实现滤波器设计的硬件化的独特优势。 相似文献
11.
针对通信中的回波问题,基于自适应滤波的LMS算法,设计了自适应回波抵消器。并基于利用FPGA芯片,在DSP Builder平台上,有效结合MatLab/Simulink和Quartus II设计工具,根据模块化设计思想实现了LMS算法自适应回波抵消器硬件电路设计。软件仿真和系统FPGA硬件实测结果表明,该设计方法使回波抵消器的FPGA硬件实现更加简便快捷。 相似文献
12.
高速自适应滤波器的设计及其现场可编程门阵列(FPGA)实现一直是信号处理领域研究的热点。普通最小均方误差算法(LMS)自适应滤波器运行速度受到计算滤波输出和系数更新时间限制,制约了其信号处理的速度。对于平稳环境,通过对自适应滤波器系数更新方程进行前瞻和松弛近似,对LMS自适应算法进行了优化分析,得到了一种改进的LMS自适应滤波器结构。利用DSP Builder工具建立了四阶改进结构的LMS自适应滤波器模型并进行了一系列的仿真,结合多种电子设计自动化(EDA)工具,最终在EP2C35型FPGA上得到了最高响应速度60.07 MHz的高速自适应滤波器。结果表明,改进的LMS自适应滤波器速度较一般结构滤波器快,但耗费了较多逻辑资源。 相似文献
13.
14.
Costas环是一种闭环自适应系统,常用于提取相干载波.介绍了数字Costas环的基本原理,并根据DSP开发工具DSP Builder的优点,采用VHDL文本与Simulink模型图相结合的方法对Costas环载波恢复电路进行了FPGA设计,仿真结果验证了设计的正确性及可行性. 相似文献
15.
基于DSP Builder的AM信号发生器的设计 总被引:1,自引:0,他引:1
系统采用DDS技术,利用Matlab/DSP Builder建立AM信号发生器模型,并在DSP Builder平台上完成系统的编译与仿真,经验证该系统可以实现调幅功能。最后用ALTERA公司的cyclone系列的FPGA芯片EP2C35F484C6实现AM信号发生器。 相似文献