256k动态RAM转向生产

虽然半导体存储器的发展预计可能是为获取高阵列密度、快存取时间而奋斗,但在83年的ISSCC展览会上却使人大开眼界,这是因为其技术水平和应用领域进入了一个前所未有的阶段,(256K动态随机存取存储器正准备初次投放市场)其速度确实是很快的——100ns或更小。同时,4kMOS单元的静态RAM的存取时间将达到5ns,而16k双极型态RAM的典型存取时间将达到15ns左右。     

周期时间为50ns的静态列式256k CMOS动态RAM

日立制作所成功地研制了具有高速存取功能的静态列式256k CMOS动态RAM,从1985年4月起推出试制原样;这种存贮器以静态列方式工作,如果对某一单元进行存取,那么对于含有该存贮单元的行里的其他单元来说可以像高速静态RAM那样进行取数;普通类型的256k DRAM的取数时间为100ns,而这种静态列式的256k DRAM快达50ns;为了达到高速,芯片上的外围电路使用了CMOS静态电路;这种256k DRAM适合用作清晰度很高的CRT图象存储器或高速计算机中的主存贮器。     

得克萨斯仪器公司研制的256k动态RAM TMS4256/TMS4257

当今,动态随机存取存储器(以下简称DRAM)的用途在不断扩大。为此,对具有更加广泛用途的DRAM的需求量大大增加了。TMS4256,4257是用途最广的256kDRAM。TMS4256是页面型工作的256kDRAM,TMS4257是半字节型工作的256kDRAM,它们均是得克萨     

高速图象应用的4结构和CMOS 256k位动态RAM的研制

在256k×1位结构的标准产品基础上,具有高速存取功能、作图象存贮器应用的64k×1位和32k×8结构等各种各样的第二代256k动态RAM正在研制成功。外围电路采用CMOS结构也很引人注目。不久,这些产品除×1结构之外,将占256k RAM总数的30％。最引人注目的是周期时间小于50ns的静态列式CMOS型,以及供图象应用的双通道64k×4位产品的新应用研究。     

东芝研制单片集成160万元件的256k位CMOS静态RAM

东京芝浦电气研制并发表了采用1μm的微细加工技术等,在单片上集成了约160方元件的第二代超大规模集成电路(256k位CMOS静态RAM)。 这次研制的静态RAM尺寸为6.68mm×8.86mm,在与当前的256K位动态RAM几乎相同的面积上,集成了约4倍于动态RAM的晶体管,实现了取数时间46ns,工作电流2mA,以及待机时的功耗30μw的高速、低功耗特性。     

三菱电机公司采用高速写入方式试制出256k位EPROM

三菱电机公司使用2微米规范NMOS技术开发出了256kEPROM,现已开始出售样品。 EPROM是一种能够进行电写入并用紫外线照射而能擦除的非易消性存储器,尽管当初这种存储器作为程序调整用而被开发出来,但是,随着可靠性的不断提高,由于这种存储器具有比固定掩摸存储器在程序调试上简单这一优点,因而它在微机应用中得到了广泛地采用。     

夏普的LH21256型256k DRAM

最近,从半导制造技术的发展到器件应用技术的提高,乃至美国新生产的半导体产品,均特以动态存贮器器件为代表例子进行了一些讨论。但本文所介绍的是夏普的LH21256器件,它是以262,144字×1位构成的动态RAM,采用改进的N沟MOS工艺技术研制成的(请见照片1)。     

具有可变电阻负载的256k CMOS SRAM

在SRAM中,较小的单元面积和高速操作以及低功耗是达到成功发展的关键设计指标。本文将描述一种使用可变电阻负载和脉冲字线技术的256k(32k×8位)静态RAM,通过消除对内部时钟的静态RAM予充电时间来获得快速存取时间。这还使写周期中的功耗惊人地减少。一种具有多晶硅化物地线(V线)的存贮单元已经研制成功,产生的单元面积小于100μ~2。     

双端口RAM方式的数据通讯

本文介绍单片机之间一种新的数据通信方式,即双端口RAM方式的数据通讯。较之以往的通过串口进行数据通信的方式,此种方式具有较快的通信速度和较高的数据传输的可靠性;同时,又较少地占用单片机的资源。因而,是一种快捷可靠的数据通信方式,有较高的推广价值。     

具有检查冗余解码能力的256k DRAM

本文将描述一个具有8个冗余行和8行冗余列的256k位MOSD RAM。用备用译码器中的TaSi_2与激光束的连接来激励冗余行和列。冗余码仅占整个芯片面积的3％。     

10微瓦维持功耗的256k CMOS SRAM

每年,手提式小型计算机及其它携带式的装置已经用越来越大的存贮容量来装配。这种用电池供电的装置要求每位有低的维持功耗,及低成本和小的芯片尺寸。本文将给出一种32k×8位的CMOS静态RAM,其芯片尺寸为5.09mm×8.00mm(40.7mm~2),     

三电平字线的4sns 256k CMOSSRAM

由于电路和工艺技术的不断进步,MOSRAM的密度仍在增加。特别是已经采用了几种新的电路技术,它们使高密度SRAM有低的速度功耗乘积。下面讨论的 32k×8位静态RAM包括一个与三电平字线相结合的地址渡越激活电路,它在1MHz时产生7mW的激活功率和40mA的峰值电流。获得了45ns的地址存取时间。     

集成电路的计算机辅助测试技术ECL-256位RAM的测试

大规模集成电路工艺技术的发展,越来越使人们感到借助计算机参予设计和研制的迫切性。其目标就是要借助计算机在研制的过程中达到自动化或半自动化的目的。就大规模集成电路而言,其测试项目繁多,单靠人工操作已无法胜任。而借助于高级测试语言来编写测试的程序,由计算机来完成,则要简单而可靠得多。下面我们就从一个实例开始,以后再转入具体的计算机辅助测试技术中去。在计算机中常用到“与或非”电路,其形式如图1所示。     

英特尔公司研制的51C256型/51C259型256k DRAM

引言 近年来,动态随机存取存贮器(DRAM)的用途发生了急骤地变化,而且,需求量也在不断增加。大部分DRAM在微型计算机闻世之前,主要用于主帧计算机,而在这个领域中,由于DRAM的低功耗、高密度、低成本等优点,克服了使用困难这一缺点。系统设计工作者根据这几方面的因素,在     

256k位串行EEPROM24LC256原理及与DSP的接口应用

本文分析了Microchip公司生产的CMOS I2C接口的串行EEPROM24LC256的功能、特点、工作原理、操作指令及其与DSP TMS320LF2407的硬件接口及软件编程.提供了一个新颖、方便的数据存储系统.     

冗余结构256k DRAM的生产测试和修整

冗余设计技术具有较大地提高产品成品率的潜力。其结果是降低了硅片生产达到要求的装配产量所需要的成本。考虑到一条256kDRAM硅片生产的成本将近5千万美元,而冗余技术典型地能提高产品成品率1.5-5倍,节省的潜力是很大的。     

具有位线屏蔽结构的70ns 256k DRAM

设计芯片面积最小,存取时间最快、工作范围最宽的DRAM正受到人们极大的注意。本文介绍使用位线屏蔽的70ns 256k×1位DRAM的研制情况。芯片尺寸为3.6×8.4mm~2(=30.2mm~2),用16引线300mil双列直插式塑料管壳封装。 选用了阵列的开位线结构(图1),以便提高速度、减少芯片面积和改善信号电     

以降低HTTP页面时延为目标的参数优化

移动网络结构日趋复杂,网络场景多样化,影响用户体验的因素也越来越难以判断。结合SEQ平台系统,通过调整上行调度算法参数中"上行HARQ最大传输次数"参数,增大UE配置的最大传输次数,提高数据包传输成功率,降低信道编码率,提高解码效果,以降低HTTP页面打开时延。通过试验区优化验证,该措施能有效降低HTTP页面的各项时延。     

采用双层A1工艺的90ns 256k×1位DRAM

在象256k DRAM这样的较高密度的RAM中,由较大的管芯尺寸引起的较低成品率需要应用一种或者能够减小管芯尺寸,或者能够提供冗余特性的技术。 采用双层A1结构已经得到了一种芯片面积很小的256kDRAM(34mm~2)。这种DRAM采用1.3μm最小设计规